数字电子技术第五章 触发器要点.pptVIP

第五章 锁存器和触发器 锁存器：可以锁住或寄存二进制数“0”或“1” 触发器：在外界触发输入的情况下，存储一位二进制数字信号。 器件特点：具有“记忆和时序”功能。 5.1 基本概念 5.2.1 基本RS锁存器 (1) 逻辑电路及逻辑符号 (2) RS锁存器的功能表 （3）锁存器的特征方程 S R Q Q 锁存器状态 0 0 1 1 不确定 0 1 1 0 0 1 0 0 1 1 1 1 不变 不变 保持 逻辑规则被破坏 5.2 锁存器 （4）用或非门构成RS锁存器 （5）RS锁存器的功能表 S R Q Q 锁存器状态 0 0 不变 不变 保持 0 1 0 1 0 1 0 1 0 1 1 1 0 0 不确定 （6）特征方程 逻辑规则被破坏 （7）RS锁存器时序图 状态不定 2、基本RS锁存器的应用 开关噪声的消除： 解决办法： 插锁电路消除噪声 电噪声产生干扰 5.2.2 同步RS锁存（触发）器 (2) RS触发器的特征表 Qn Qn+1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 1 1 0 0 X X 非法 复位 置位 保持 置0 置1 R S (1) 逻辑电路及逻辑符号 特点:CP=0时，状态始终保持；CP=1时，输入信号才能改变锁存器的输出端状态。 现态 次态 (3) RS锁存器波形图 Qn Qn+1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 1 1 0 0 X X 非法 复位 置位 保持 置0 置1 R S 电路存在问题：1）不定状态 2）CP期间容易引入干扰 （4）RS 锁存（触发）器的特征方程 （约束条件） 列Qn+1的卡诺图并化简 Qn Qn+1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 1 1 0 0 X X 非法 复位 置位 保持 置0 置1 R S （6）RS 锁存（触发）器存在的问题 1) 存在不定状态 2) 电平cp=1期间，输入变化会直接影响输出。 解决问题“ 1) ”，引出D 锁存（触发）器和J、K锁存（触发）器。 解决问题“ 2) ”，引出主从锁存（触发）器和边沿锁存（触发）器。 （约束条件） （5）RS锁存发器的状态转换图 5.2.3 传输门型D锁存器 (1) 逻辑电路原理及逻辑符号 (2) D锁存器的功能表 C D Q Q 锁存器状态 0 X 不变 不变 保持 1 0 0 1 0 1 1 1 0 1 (3) D锁存器波形图 E=1期间，D变化会直接影响输出。 5.3 触发器结构原理 5.3.1 主从边沿型D触发器 (1) 电路结构原理和逻辑符号 (3) D触发器波形图 (2) 功能表同上。 正边沿触发，消除了干扰。 C=0时，“主”动“从”不动，Q’=D； C=1时，“从”动“主”不动，Q=Q’。 2、74HC74双D触发器 (1) 电路结构原理 电路中Rd和Sd为直接复位和直接置位输入，低电平有效。 CP=0时，TG1和TG4开通。设原Q=0，若Sd=0，可直接使Q=1；反之，Q=1时，若Rd=0，可直接使Q=0 。 CP=1时，TG2和TG3开通，直接复位和置位同样有效。 (2) 74HC74功能表 (3) 管脚和原理符号 5.3.2 维持阻塞型D触发器 (1) 电路结构原理 cp D g1 g2 g3 g4 Q /Q 0 0 0 1 1 1 不变 不变 0 1 1 1 1 0 不变 不变 1 1 0 1 0 1 0 1 0 1 0 1 1 1 0 0 0 0 1 1 1 1 0 0 0 1 0 1 0 1 1 1 0 1 0 1 0 1 置0阻塞线 置1维持线 置1阻塞线置0维持线 上升沿有效的边沿D触发器！ CP的上升沿时刻采样D信号，该信号决定了Q的状态。 (5) 输入输出波形图 (2) 功能表 正边沿触发，消除了干扰。 D Qn Qn+1 0 0 1 1 0 1 0 1 0 0 1 1 特征方程： （3）特征方程 （4）D触发器的状态转换图 5.3.3 利用传输延迟的JK触发器 传输延迟: 芯片工艺保证G4和G3的信号传输速度低于锁存器翻转速度。 （2）设J=1，K=0，CP上跳=1，G12抢先打开，G12=1，Q=0，之后G3=0 出现，使G13=0，但G12抢先为1，使Q=0保持不变。 1、工作原理(设Sd=Rd=1)： （1）在CP=0期间，G3=G4=1、G12=G22=0被封锁，触发器状态不变（设Q=0）； 1 0 0 1 0 0 1 1 1 1 0