FPGA实验概述.pptVIP

实验六 嵌入式数字时钟（6学时） * * Copyright ? 2012 Harbin University of Science and Technology Copyright ? 2012 Harbin University of Science and Technology Copyright ? 2012 Harbin University of Science and Technology 实验一 十六进制7段数码显示译码器设计 实验内容及步骤： 1.用Verilog HDL设计1位7段数码管的显示译码电路，能够显示0~f。显示数字由SW3~SW0设定； 2.使用嵌入式逻辑分析仪进行仿真； 3.将实验程序下载到DE2运行。 实验目的： 1.熟悉硬件逻辑电路的一般设计和测试流程; 2.嵌入式逻辑分析仪使用方法; SW波动开关： 数码管电路： 数码管7段连接图： 数码管段码连接： 嵌入式逻辑分析仪使用方法 1.打开SignalTapII编辑窗口 选择File—New ，在New窗口中选择SignalTap II Logic Analyzer File，单击OK键选择 2.调入待测信号 单击Instance 栏内的auto_signaltap_0,更改此名，如改为cnts 在cnts栏的空白处双击，弹出Node Finder,在Filter栏选择 “Pins：all”，单击List按钮，在左栏出现与工程有关的所有信号，选择需要观察的信号。 嵌入式逻辑分析仪使用方法 3. SignalTap II参数设置 选择工作时钟 选择采样深度：在Data框中的Sample Depth选择 触发方式选择： Trigger Position 触发信号选择： Trigger Condition 选择1 选择 Trigger in ，在Source 栏中选择触发 信号 4. 文件存盘 5. 编译下载 6. 启动SignalTap II进行采样与分析 逻辑分析仪 实验二 计数器设计实验 实验内容及步骤： 1.使用Verilog HDL设计2位 16进制计数器,由DE2的KEY0输入计数值，在HEX1，HEX0上显示计数值。 2.使用嵌入式逻辑分析仪进行仿真； 3.将实验程序下载到DE2运行。 实验注意事项：去抖动 实验目的： 学习计数器的设计、仿真和硬件测试方法。 DE2按键电路图 实验三 8位数码显示频率计设计(4学时) 实验目的： 设计8位频率计，学习较复杂的数字系统的设计方法。 实验原理及内容： 根据频率的定义和频率测量的基本原理。 测定信号的频率必须有一个脉宽为1秒的输入信号脉冲计数允许 的信号；1秒计数结束后，计数值被锁入锁存器，计数器清零，为下 一测频计数周期作好准备。 实验步骤： 1.设计生成1秒时钟信号-- CLK 2.设计测频控制信号发生器-- FTCTRL; 3.设计1秒计数值锁存器 -- REG32B; 4.设计32位二进制计数器-- COUNTER32B 5.设计十六进制7段译码器-- Decoder 6.设计生成1KHz或10KHz待测信号-- Fin 7.完成频率计设计、仿真和硬件实现。 频率计电路框图 频率计测频控制器FTCTRL测控时序图 实验四 点阵字符型液晶显示器驱动控制电路设计 (6学时) 实验目的： 熟悉Verilog状态机的一般形式，使用状态机控制LCD 1602 显示器。 实验内容： 设计LCD102显示器控制器，实现在LCD屏上显示ASCII字符。 显示地址、显示ASCII码分别由SW12-SW8和SW7-SW0设定。 电路原理图 控制器结构框图 LCD引脚定义 实验四 静态时序分析(4学时) 实验目的： 1.熟悉并掌握静态时序分析基本原理