- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
数字电子技术基础 掌握门电路概念、类型及逻辑体制的概念 三、集成电路Integrated Circuits(IC)分类 集成电路就是将元、器件和连线制作在一个半导体基片上的完整电路。 规模: 小规模集成电路(SSI):10个门以内 中规模集成电路(MSI):小于100个门 大规模集成电路(LSI):小于10000个门 超大规模集成电路(VLSI):10000个门以上 根据所使用半导体器件不同分为: TTL电路:晶体管-晶体管逻辑电路(Transister-Transister-Logic ) MOS电路:采用金属-氧化物半导体场效应管(Metal Oxide Semi-conductor Field Effect Transistor,缩写为MOSFET)制造 CMOS集成电路: 广泛应用于超大规模、甚大规模集成电路 三、正负逻辑体制概念 获得高、低电平的基本原理 一、半导体二极管的开关特性 一个二极管,具有单向导电性。 外加正向电压时导通,相当于开关闭合; 外加反向电压时截止,相当于开关断开。 正向导通压降:硅管0.7V,锗管0.3V。 3.5 TTL门电路 3.5.1 半导体三极管的开关特性 二、三极管的开关等效电路 三、三极管反相器 3.5.5 其它类型的TTL门电路 (结构特点、工作原理) 一、TTL与非门 二、TTL或非门 三、TTL与或非门 四、集电极开路的门电路(OC门) 五、三态输出门电路(TS门) 1、问题的提出 : 2、OC门的结构及应用 (1)电路结构如图所示: (2)OC门实现“线与” 分析: G1、G2任一导通,Y=0 G1、G2全截止,Y=1 1. 电路 有源负载 Y C B A 逻辑符号 T5 Y R3 A B C R2 R1 T2 +5V T1 RL U 五、集电极开路的门电路(OC门) OC门的特点: 1.输出端可直接驱动负载 如: Y C B A KA +24V KA ~220 2.几个输出端可直接相联 A1 B1 C1 Y1 A2 B2 C2 Y2 A3 B3 C3 Y3 U RL Y “1” “0” “0” “0” “0” OC门的特点: 1.输出端可直接驱动负载 如: Y C B A KA +24V KA ~220 2.几个输出端可直接相联 A1 B1 C1 Y1 A2 B2 C2 Y2 A3 B3 C3 Y3 U RL Y “1” “0” “0” “1” “线与”功能 0 (Open Collector) 答案:不能。 能否“线与”? “线与”后必然有很大的负载电流同时流过这两个门的输出级。这个电流将远远超过正常工作电流,可能使门电路损坏。 G1 截止 G2 导通 另外,单个的标准TTL门电路的局限性有: (1)无法满足对不同输出电平的需要。 (2)不能满足驱动较大电流、较高电压的负载的要求。 应用时输出端要外接一上拉负载电阻 RL 和 电源VCC2 集电极悬空 * 上课教师: 马海霞 教研室地点:B6-420 第三章 门电路 3.1 概述(注意概念) 3.2 半导体二极管门电路 3.5 TTL门电路 TTL反相器的电路结构、工作原理; 其他类型的TTL门电路 3.3 CMOS门电路(自学) CMOS反相器的电路结构和工作原理 其他类型的CMOS门电路及正确使用 3.1 概述 一、门电路:用以实现逻辑关系的单元电路,与基本逻辑关系相对应。 门电路主要有:与门、或门、非门、与非门、或非门、异或门等。 二极管门电路 三极管门电路 TTL门电路 MOS门电路 PMOS门 CMOS门 逻辑门电路 分立门电路 集成门电路 NMOS门 二、门电路分类: 4000系列 74HC 74HCT 74VHC 74VHCT 速度慢 与TTL不兼容 抗干扰 功耗低 74LVC 速度加快 与TTL兼容 负载能力强 抗干扰 功耗低 速度两倍于74HC 与TTL兼容 负载能力强 抗干扰 功耗低 低(超低)电压 速度更加快 与TTL兼容 负载能力强 抗干扰功耗低 74系列 74LS系列 74AS系列 74ALS TTL 集成电路: 广泛应用于中大规模集成电路 74LS00、74LS20管脚排列示意图 12 11 10 9 8 14 13 3 4 5 6 7 1 2 U CC 4 B 4 A 4 Y 3 B 3 A 3 Y 1 B 1 A 1 Y 2 B 2 A 2 Y GND (a) 74LS00 12
文档评论(0)