(半导体存储器)资料讲解.pptVIP

§6.4 存储器的扩展 E3 E2 E1 C B A Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 74LS138 ＋5V A19 A18 A17 A16 A15 若A19A18A17A16A15输入 “00101”，哪个输出端有效？ 若A19A18A17A16A15输入 “00111”，哪个输出端有效？ 74LS138连接示例 §6.4 存储器的扩展 令芯片（组）的片选端常有效 不与系统的高位地址线发生联系 芯片（组）总处在被选中的状态 虽简单易行、但无法再进行地址扩充，会出现“地址重复” 2. 片选端常有效 §6.4 存储器的扩展 A19～A15 A14～A0 ? ? ? ? ? 全0～全1 D7～D0 27256 EPROM A14～A0 CE 片选端常有效与A19～A15 无关 片选端常有效示例 §6.4 存储器的扩展 只用少数几根高位地址线进行芯片的译码，且每根负责选中一个芯片（组） 虽构成简单，但地址空间严重浪费 必然会出现地址重复 一个存储地址会对应多个存储单元 3 线选译码 §6.4 存储器的扩展 A14 A12～A0 A13 (1) 2764 (2) 2764 CE CE 请看地址分析 §6.4 存储器的扩展 1 2 芯片 ××××× ××××× A19～ A15 04000H～05FFFH 02000H～03FFFH 全0～全1 全0～全1 1 0 0 1 一个可用地址 A12～A0 A14 A13 切记： A14 A13＝“00” 的情况不能出现，此时， 00000H～01FFFH 的地址将不能使用 线选译码示例——地址分析 由于A19~A15不参加译码，因此会出现地址重复。通常使不用的高位地址全为“0” §6.4 存储器的扩展 4 部分译码 只有部分（高位）地址线参与对存储芯片的译码 每个存储单元将对应多个地址（地址重复），需要选取一个可用地址 可简化译码电路的设计 但系统的部分地址空间将被浪费 §6.4 存储器的扩展 138 A17 A16 A11～A0 A14 A13 A12 (4) (3) (2) (1) 2732 2732 2732 2732 C B A E1* E2* E3 M/IO* CE* CE* CE* CE* -Y0 -Y1 -Y2 -Y3 请看地址分析 -Y2 §6.4 存储器的扩展 1 2 3 4 芯片 ××10× ××10× ××10× ××10× A19～ A15 20000H～20FFFH 21000H～21FFFH 22000H～22FFFH 23000H～23FFFH 全0～全1 全0～全1 全0～全1 全0～全1 000 001 010 011 一个可用地址 A11～A0 A14～ A12 部分译码示例——地址分析 由于A19、A18、A15没有参加译码，因此同样会出现地址重复现象 §6.4 存储器的扩展 所有的系统地址线均参与对存储单元的译码寻址 包括低位地址线对芯片内各存储单元的译码寻址（片内译码），高位地址线对存储芯片的译码寻址（片选译码） 采用全译码，每个存储单元的地址都是唯一的，不存在地址重复 译码电路可能比较复杂、连线也较多 5 全译码 §6.4 存储器的扩展 A19 A18 A17 A15 A14 A13 A16 C B A E3 138 A12～A0 CE Y6 E2 E1 IO/-M 2764 请看地址分析 全译码示例 §6.4 存储器的扩展 1C000H 1DFFFH 全0 全1 0 0 0 1 1 1 0 0 0 0 1 1 1 0 地址范围 A12～A0 A19A18A17A16A15A14 A13 由于所有地址线均参与译码，因此不存在地址重复现象。 全译码示例——地址分析 §6.4 存储器的扩展 1个存储单元具有多个存储地址的现象 原因：有些高位地址线没有用、可任意 使用地址：出现地址重复时，常选取其中既好用、又不冲突的一个“可用地址” 例如：00000H～07FFFH 选取的原则：高位地址全为0的地址 地址重复 §6.4 存储器的扩展 6 片选端译码小结 存储芯片的片选控制端可以被看作是一根最高位地址线 对一些存储芯片通过片选无效可关闭内部的输出驱动机制，起到降 低功耗的作用 全译码 ——所有系统高位地址线参与对芯片的寻址 部分译码——部分系统高位地址线参与对芯片的寻址 线选译码——用 1 根系统的高位地址线选中芯片 片选端常有效——无系统的高位地址线参与对芯片的寻址 §6.4 存储器的扩展 三、存储器的数据线及控制线的连接 1. 存储器的数据线 与8086CPU相连的存