中北大学课件资料讲解.ppt

* 用指令举例 * (1) 芯片选择 系统扩展ROM6KB，可选4 K×8 EPROM(2732）与2K×8 EPROM（2716）各1片。 扩展RAM可选8 K×8 SRAM（6264）2片。ROM、RAM与8位CPU的连接示意图如图所示。 (2) 地址分配与连接 低位地址线直接与芯片地址线相连，高位地址A15A14 A13产生片选信号。地址分配如表所示。 (3) 数据线的连接 芯片8位数据线与数据总线直接接连。 (4) 控制信号连接 控制信号连接如图所示。 A15 A!4 A!3 A12 A11 A10 A 9 A 8 A 7 A 6 A 5 A 4 A 3 A 2 A 1 A0 地址范围 2732 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 0000H 0FFFH 2716 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1000H 17FFH 6264 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 4000H 5FFFH 6264 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 6000H 7FFFH ROM、RAM与8位CPU连接地址分配表 8086CPU有20位地址线，无论在最小方式下，还是在最大方式下，都可寻址1 MB的存储空间，存储器通常按字节组织排列成一个个单元，每个单元用一个地址码表示，这称为存储器的标准结构。若存放的数据为8位，则将它们按顺序进行存放；若存放的数据为16位的字，则将字的高位字节存于高地址单元，低位字节存于低地址单元；若存放的数据为32位的双字(这通常是指地址指针数据)，则将地址指针的偏移量(字)存于低地址单元中，将地址指针的段基址(字)存于高地址单元中。 5.6 8086 CPU的存储器扩展 8086CPU在组织1 MB的存储器时，其空间实际上被分成两个512 KB的存储体(或称为存储库)，分别称为偶地址体和奇地址体。奇地址体与8086数据总线中的D15～D8相连，其中每个单元的地址均为奇数。偶地址体与数据总线中的D7～D0相连，其中每个单元的地址均为偶数。地址线A0和控制线用于存储体的选择，分别接到每个存储体的选择端，其余地址线A19～A1同时接到两个存储体的存储芯片上，以寻址每个存储单元。存储器奇/偶存储体与总线的连接如图所示。 5.6 8086 CPU的存储器扩展 8086CPU对存储器的读方式 结论 CPU总是16位的读； 从偶地址读； 二、 CPU 提供的信号线 数据线 D15～D0 地址线 A19～A0 存储器或I/O端口访问信号M/IO# /RD 读信号 /WR 写信号 /BHE 总线高字节有效信号 特点 1、控制线可以组合不同功能 2、CPU根据指令发出信号 三、存储器接口举例 例: 设计一RAM扩展电路，容量为32K字，地址从10000H开始。芯片采用62256。 解： a、计算所需要的芯片个数 32K×16=64K ×8 64 K ×8/(32 K×8)=2(片) b、确定CS电路 c、偶片、奇片CS的产生 此方案不满足八位的写操作！ c、偶片、奇片CS的产生 此方案不满足16位的写操作！ 增加控制线/BHE(总线高字节有效信号) c、偶片、奇片CS的产生 d、电路 e、总结 8086CPU EPROM DB7…0 D7…0 (偶片) DB15…8 D7…0 (奇片) /RD /OE /WR /WR An…1 An-1..0 A19…n+1+M/IO# /CS A0 /BHE 偶片/CS 奇片/CS 五、译码芯片 常用的译码芯片是74LS138译码器，功能是3－8译码器，有三个“选择输入端”C、B、A和三个“使能输入端” G1、/G2A，/G2B#以及8个输出端 /Y7～ /Y0 译码芯片74LS138 工作特点 当 G1、G2a，G2b 有效时，芯片工作。 工作时YCBA=0 用74LS138产