EMC设计与测试实用技术学习笔记解析.pdf

一、胶合逻辑：胶合逻辑（glue logic ）是数字电路的特殊形式，它作为中间接口，允许不同类型的逻辑芯片或电路一起工作。 举例来说，一个芯片包含一个CPU （中央处理器）和一个RAM （随机存取存储器）块。这些电路通过胶合逻辑在芯片内连接起来， 这样，它们可以顺利运行。在印刷电路板上，胶合逻辑可以采取在自己包里分离ICs （集成电路）的形式。在更复杂的情况下，可编程 逻辑器件（PLDs）可以发挥胶合逻辑的作用。 胶合逻辑的其他功能包括地址译码 （利用较老的处理器）、外围设备接口、防静电（静电放电ESD）或EMP （电磁脉冲）事件，以 及通过隐藏电路的实际功能来躲避外部观察和黑客，防止未经授权的克隆或逆向工程。 二、图腾柱驱动电路： 图腾柱驱动电路，实际上是一个电流放大电路，一般用于驱动MOS 管或IGBT 管，提供足够的灌电流和拉电流。 三、关于过冲和振铃：过冲类似于自控中的超调，包括上冲和下冲。指的是第一个峰值或谷值超过设定电压，保护二极管的作用可以 使过冲失效。 信号振铃的产生：如果信号传输过程中感受到阻抗的变化，就会发生信号的反射。这个信号可能是驱动端发出的信号，也可能是 远端反射回来的反射信号。根据反射系数的公式，当信号感受到阻抗变小，就会发生负反射，反射的负电压会使信号产生下冲。信号 在驱动端和远端负载之间多次反射，其结果就是信号振铃。大多数芯片的输出阻抗都很低，如果输出阻抗小于PCB 走线的特性阻抗， 那么在没有源端端接的情况下，必然产生信号振铃。 看一个例子：第1 次反射：信号从芯片内部发出，经过10 欧姆输出阻抗和50 欧姆PCB 特性阻抗的分压，实际加到PCB 走线上的 信号为A 点电压3.3*50/(10+50)=2.75V。传输到远端B 点，由于B 点开路，阻抗无穷大，反射系数为1，即信号全部反射，反射信号也 是2.75V 。此时B 点测量电压是2.75+2.75=5.5V 。第2 次反射：2.75V 反射电压回到A 点，阻抗由50 欧姆变为10 欧姆，发生负反射，A 点反射电压为-1.83V，该电压到达B 点，再次发生反射，反射电压-1.83V。此时B 点测量电压为5.5-1.83-1.83=1.84V。第3 次反射：从B 点反射回的-1.83V 电压到达A 点，再次发生负反射，反射电压为1.22V。该电压到达B 点再次发生正反射，反射电压1.22V。此时B 点 测量电压为1.84+1.22+1.22=4.28V。第4 次反射：。。。 。。。 。。。第5 次反射：。。。 。。。 。。。 如此循环，反射电压在A 点和B 点之间 来回反弹，而引起B 点电压不稳定。观察B 点电压：5.5V-1.84V-4.28V-„„，可见B 点电压会有上下波动，这就是信号振铃。 由于任何传输线都不可避免地存在着引线电阻、引线电感和杂散电容，因此，一个标准的脉冲信号在经过较长的传输线后，极易 产生上冲和振铃现象。大量的实验表明，引线电阻可使脉冲的平均振幅减小;而杂散电容和引线电感的存在，则是产生上冲和振铃的根 本原因。在脉冲前沿上升时间相同的条件下，引线电感越大，上冲及振铃现象就越严重;杂散电容越大，则是波形的上升时间越长;而引 线电阻的增加，将使脉冲振幅减小。 杂散电容=寄生电容=分布电容，三者其实是一样的，只是说法不同。它们一般出现在印制线路板上的平行导电条之间或印制线路 板的相对面上的导电条或导电平面之间，减小杂散电容耦合影响的一种方法是使用法拉第屏蔽(Faraday shield)，它是在耦合源与受影响 电路之间的一种简捷接地导体。 在实际电路中，采用下列几种方法来来减小和抑制上冲及振铃。 (1)串联电阻。利用具有较大电阻的传输线或是人为地串入适当的阻尼电阻，可以减小脉冲的振幅，从而达到减小上冲和振铃程度 的目的。但当传入电阻的数值过大时，不禁脉冲幅度减小过多，而且使脉冲的前沿产生延迟。因此，串入的阻尼电阻值应适当，并且 应选用无感电阻，电阻的连接为值应靠近接收端。 (2)减小引线电感。设法减小线路及传输线的引线电感是最基本的方法，总的原则是：尽量缩短引线长度;加醋到线和印制铜箔的宽 度;减小信号的传输距离，采用引线电感小的元器件等，尤其是传输前沿很陡的脉冲信号时更应注意这些问题。 (3) 由于负载电路的等效电感和等效电容同样可以影响发送端，使之脉冲波形产生上冲和振铃，因此，应尽量减小负载电路的等效 电感和电容。尤其是负载电路的接地线过长时，形成的地线电感和杂散电容相当可观，其影响不容忽视。 (4)逻辑数字电路中的信号线可增加上拉电阻和交流终端负载，如图 6