数字集成电路设计讲义.pptVIP

数字集成电路设计 EDA软件工具 逻辑综合工具 仿真工具 Verilog HDL硬件描述语言 Verilog HDL程序结构 Verilog HDL程序有模块构成，模块的内容都是嵌在module和endmodule两个关键字之间，每个模块式实现特定的功能，模块之间可以进行层次的嵌套。 Verilog HDL程序模块包括模块名、输入输出端口说明、内部信号说明、逻辑功能定义等几部分。 Verilog HDL数据类型 ⅶ. 移位运算符 Verilog HDL中包括两种移位算符： 左移 右移 移位运算符用法如下： A n //将操作数A左移n位 B n //将操作数B右移n位 移位运算时，移出的空位用“0”来填充。 ⅷ. 条件算符 条件运算符为： ? ： 条件运算符是一个三目运算符，对三个操作数进行运算，其定义与C语言是相同的，方法如下： 信号 = 条件 ? 表达式1：表达式2； ⅸ. 位拼接运算符 表达式为：{} 位拼接运算符为Verilog中一个特殊的运算符，它可以将两个或多个信号的某些位拼接起来组成一个新的数据。例如： wire[5:0] cancat； input[3:0] ina；inb； assign cancat = {ina，inb[1:0]}； 表示将ina和inb的低两位拼接后赋值给cancat，其中ina[3]作为canca