《电工电子技术》电子教案电工电子技术课件第章触发器和时序逻辑电路.pptVIP

10.2.2 十进制计数器 选用4个CP下降沿触发的JK触发器F0、F1、F2 、F3。 F0：每来一个CP计数脉冲翻转一次； F2：在Q0 和Q1都为1时，再来一个计数脉冲才翻转； F3：在Q0、Q1和Q2都为1时，再来一个CP计数脉冲才翻转，但在第10个脉冲到来时Q3应由1变为0； F1：在Q0为1时，再来一个CP计数脉冲才翻转，但在Q3为1时不得翻转； 第2页 驱动方程 第2页 2、异步十进制加法计数器 第2页 1、由触发器构成N进制计数器 由触发器组成的N进制计数器的一般分析方法是：对于同步计数器，由于计数脉冲同时接到每个触发器的时钟输入端，因而触发器的状态是否翻转只需由其驱动方程判断。而异步计数器中各触发器的触发脉冲不尽相同，所以触发器的状态是否翻转除了考虑其驱动方程外，还必须考虑其时钟输入端的触发脉冲是否出现。 第2页 例：分析图示计数器为几进制计数器。 第2页 列状态表的过程如下：首先假设计数器的初始状态，如000，并依此根据驱动方程确定J、K的值，然后根据J、K的值确定在CP计数脉冲触发下各触发器的状态。在第1个CP计数脉冲触发下各触发器的状态为001，按照上述步骤反复判断，直到第5个CP计数脉冲时计数器的状态又回到初始状态000。即每来5个计数脉冲计数器状态重复一次，所