集成电路测试6摘要.ppt

可 测 性 设 计 一. 可测性设计的简单介绍 1. 可测性设计问题的提出 电路复杂性日益提高 测试方法的局限性 提出可测性设计概念 二. 组合电路的可测性设计 树形模块结构设计 异或展开式结构设计 异或运算复习 三. 时序电路的可测性设计 扫描方式电路设计 扫描技术是指通过将电路中任一节点的状态移进或移出来进行测试定位的手段，其特点是测试数据的串行化。通过将系统内的寄存器等时序元件重新设计，使其具有可扫描性，测试数据从芯片端口经移位寄存器等组成的数据通路串行移动，并在数据输出端对数据进行分析，以此来提高电路内部节点的可控制性和可观察性，达到测试芯片内部节点的目的。扫描技术分为全扫描技术、部分扫描技术和边界扫描技术。 T12、T14检测与门输入端的S-a-0故障 T2j检测与Xj相连的与门输入端的S-a-1故障 输入线上的故障： 1）原始输入线Xi连接到奇数个与门，则可以检测Xi(S-a-1)（T2i）和Xi(S-a-0)（T12,T14）故障 2）原始输入线Xi连接到偶数个与门，则不能检测，如果要检测需要增加一个与门，将所有连接到偶数个与门的原始输入线经过该与门给出一个可观察的输出。 全扫描技术就是将电路中所有的触发器用可扫描触发器替代，使得所有的触发器在测试的时候链接成一个移位寄存器链，称为扫描链。 部分扫描的方法是只选择一部分触发器构成扫描链，降低了扫描设计的芯片面积开销，减少了测试时间。其关键技术在于如何选择触发器。对部分扫描技术的研究主要在于如何减少芯片面积、降低对电路性能的影响，提高电路的故障覆盖率和减小测试矢量生成的复杂度等方面。 边界扫描技术是各IC制造商支持和遵守的一种扫描技术标准，它是在IC的输入输出端口处放置边界扫描单元，并把这些扫描单元依次连成扫描链，然后运用扫描测试原理观察并控制芯片边界的信号。 扫描方式电路原理 1）. 一般的时序电路 N是组合电路， Y1,…,Yn是存储元件， PI, PO是输入输出。 2). 测试方式下的电路设计 组合电路和存储元件被隔离 存储元件接成串形移位寄存器方式 在Yn处增加扫描输入，在Y1处增加扫描输出 3）. 扫描方式电路结构 sw1,sw2,…,swn是n个开关模块，受控制信号P的控制。 P=0， 正常时序工作方式 P=1， 测试工作状态（扫描方式） 2.测试 故障诊断步骤： P=1，设置成测试方式（扫描方式） 将测试序列加在扫描输入端，利用时钟信号进行移位方式下的测试 组合电路中的测试输入（PI, Y)的Y设定为移位寄存器中的各个存储元件的输出值 在组合电路中加上外部输入，使其输出x1,x2,…,xn. 电路设成正常工作方式，在时钟的作用下，将x1,x2,…,xn存入各个存储元件。 然后把电路设置成扫描方式，执行移位寄存，由扫描输出端或原始输出端输出，判断是否存在故障。 3. 电平触发扫描设计（LSSD） 1). SRL SRL的构成 SRL的符号图 工作原理： 1、C=1，A=B=0，此时L2锁存器不起作用，I的输入被隔断；锁存器L1的工作与一般触发器完全相同；D为系统数据输入，此时整个SRL就是一般的存储元件。 2、C=0，此时为测试状态。D的输入被隔断，将A，B设成一对倒相的时钟信号： 1）A=0，B=1 I被隔断，L1中的数据转移到L2中； 2）A=1，B=0 扫描输入由I端进入锁存器L1。 2）.电平触发扫描设计时序电路 工作原理： 1、C1=1，A=B=0，正常工作方式（时序电路工作）。 2、C1=0，测试工作方式。从组合电路到L1的输入被隔断，将A，B设成一对倒相的时钟信号： 1）A=0，B=1 每个SRL中L1的数据转移到L2中， 前一个SRL的L2到后一个SRL的L1的 输入被隔断； 2）A=1，B=0 Si转移到第一个L1中，前一个L2中 的数据转移到后一个L1中。 PI：原始输入； PO：原始输出； Si：扫描输入； So：扫描输出； 边界扫描技术是一种应用于数字集成电路器件的测试性结构设计方法。所谓“边界”是指测试电路被设置在IC器件逻辑功能电路的四周，位于靠近器件输入、输出引脚的边界处。所谓“扫描”是指连接器件各输入、输出引脚的测试电路实际上是一组串行移位寄存器，