数字电子技术编码器摘要.pptVIP

加法器 用来进行二进制数加法运算的组合逻辑电路，是数字系统中的基本部件之一。 1 1 0 1 （A） 1 0 1 1 （B） + 1 1 0 0 0 （A+B） 用半加器实现全加器 加法器集成电路是把多个全加器集成到一个芯片上。 二、二十进制编码器 * 运算规则： 1、逢二进一 2、最低位：半加（两数相加：被加数、加数） 3、其他位：全加（三数相加：被加法、加数、低位向本位送来的进位） 4、相加产生两个输出：本位和、向高位的进位。 例1：半加器的设计 （1）半加器真值表 （2）输出函数 （3）逻辑图 输入 输出 被加数Ai 加数Bi 和Si 进位Ci 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 （4）逻辑符号 全加器是实现 例2：全加器的设计 全加器逻辑符号 全加器真值表 输入 输出 Ai Bi Ci-1 Si Ci 0 0 0 0 0 0 0 1 1 0 0 1 0 0 0 0 1 1 1 1 1 0 0 0 0 1 0 1 1 1 1 1 0 0 1 1 1 1 1 1 一位二进制数 一位二进制数 低位来的进位 相加 本位和 向高位进位 （1）串行进位加法器 如图：用全加器实现4位二进制数相加。 低位全加器进位输出 高位全加器进位输入 注意：CI0=0 A= 1101 B= 1011 A+B=11000 1 0 1 1 1 0 0 1 1 1 1 0 0 0 74LS183：含两个独立的全加器∑ （2）超前进位加法器 进位位直接由加数、被加数和最低位进位位CI0形成。 （二）加法器的应用 加法器的逻辑符号 N位加法运算、代码转换、减法器、十进制加法 加数 被加数 和 低位进位 进位 第二节 编码器 Encoders （特定含义：规则、顺序） 二进制代码 某种代码 译 码 编 码 译码器 编码器 功能：输入m位代码 输出n位二进制代码 m≤2n 逻辑功能：任何一个输入端接低电平时，三个输出端有一组对应的二进制代码输出 （一）二进制编码器 将输入信号编成二进制代码的电路 如图：三位二进制编码器（ 8线—3线编码器）。 任何时刻只允许一个输入端有信号输入 1 0 1 三、优先编码 优先编码器允许几个输入端同时加上信号，电路只对其中优先级别最高的信号进行编码。 0 1 0 0 闭合开关S4 8线—3线优先编码器CT74LS148 编码输出 编码输入 使能输入 使能输出 扩展输出 0 1 0 × × × × 1 1 0 1 1 1 0 ～ ：输入，低电平有效。优先级别依次为 ～ ～ ：编码输出端 ：使能输入端； ＝０时，编码， ＝１时，禁止编码。 ：使能输出端，编码状态下（ =0），若无输入信号， =0 ：扩展输出端，编码状态下（ =0），若有输入信号， =0 管脚定义： （二）编码器的应用 （3）第一片工作时,编码器输出：0000-0111 第二片工作时,编码器输出:1000-1111 解：（1）编码器输入16线,用两片8-3线编码器，高位为第一片，低位为第二片 高位 低位 （2）实现优先编码：高位选通输出与低位控制端连接 例14：用8-3线优先编码器CT74LS148扩展成16线-4线编码器。 补充 模块化设计概述 选择合适的集成电路 减少电路所需的模块总数 降低成本 提高电路可靠性。 （1）根据系统的逻辑功能要求画出系统结构框图，且按功能将其划分成若干个子方框 （2）根据各子功能框的要求，选用合适的MSI或LSI （3）根据实际情况，有时需按传统设计方法设计出相关的接口电路和外围辅助电路 设计步骤： 设计原则：