编码器的设计报告.docVIP

实验一、编码器的设计 实验目的 学习利用vhdl语言设计编码器的方法，掌握编码器的设计思路；熟悉软件工具的使用方法，掌握软件工具的操作步骤。 实验内容 在MAX+plusII输入代码一（见附录）用VHDL语言设计生成8-3编码器，进行VHDL语言文本编辑、编译、波形仿真。 产生仿真波形如下： 8-3编码器仿真图 1 在MAX+plusII输入代码二（见附录）用VHDL语言设计生成16-4编码器，进行VHDL语言文本编辑、编译、波形仿真。 产生仿真波形如下： 16-4编码器仿真图 1 三、实验心得： 在实验中，通过8-3编码器的程序代码，经过修改得到16-4编码器。8-3编码器通过真值表得到8-3编码器case代码。同理通过16-4编码器真值表得到。本次实验由于首次接触MAX+plusII，在实验过程中遇到了很多软件使用上的问题。经过书本的研究和老师的指导，能够熟悉的使用MAX+plusII的仿真功能。 附录 代码一： library ieee; use ieee.std_logic_1164.all; entity bm8_3 is port(a:in std_logic_vector(0 to 7); b:out std_logic_vector(0 to 2)); end bm8_3; architecture zhang of bm8_3 is beg