FPGA数字信号处理重点分析.ppt

FPGA应用 基于FPGA的数字信号处理技术 数字信号概述 FPGA是数字信号处理(DSP)的核心解决方案之一 模拟信号 取值范围内可以取无限多个值 时间上连续 离散信号 按一定时间间隔T抽样后的信号，幅度仍连续 数字信号 抽样：每隔一定时间间隔的信号样值序列代替时间上连续的信号 量化：用有限个幅值近似连续变化的幅度值，把模拟信号的连续幅度变为有限数量的离散值 编码：按规律把量化后的值用二进制数字标识，然后转换为数字信号流 脉冲编码调制：对模拟信号经由抽样、量化、编码 数字信号概述 数字信号概述 采样定理(奈奎斯特采样定理)：采样频率必须大于信号最高成分频率的2倍 信道传输速率R：每秒传输信息量(bit/s) 符号传输速率M：每秒传输码元数目 R=NlogM 误码：由于信道不理想及噪声干扰，再生时出错； 误码率 离散傅立叶变换(DFT) 建立以时间为自变量的信号与以频率为自变量的频谱函数之间的变换关系；时域和频域之间的一种变换或映射； 有限长序列DFT: 对长度为N的有限长序列x(n),等效于只在n=0到(N-1)个点上为非零值，其余都为0.可以看作： DFT应用 功率谱P(k)：DFT变换和其共轭数乘积 自相关函数：功率谱的逆离散傅立叶变换 上述两者表达了信号的统计平均特性 离散傅立叶变换(DFT)实现 FFT/IFFT IP Core 流水线结构：允许连续处理数据 基4Burst I/O结构：提供数据导入/导出和处理两阶段，结构较小，但转换时间较长 基2Burst I/O结构：使用最少的逻辑资源 实现步骤 页1：配置实现结构 页2：配置数据位宽及数据操作 页3：配置数据缓存空间 离散傅立叶变换(DFT) 离散傅立叶变换(DFT) 离散傅立叶变换(DFT) Xtreme DSP模块 DSP48功能 48位符号扩展加法器、减法器、累加器 18×18乘法器，MAC、多路复用器 计算器、除法器 平方根函数 桶式移位器 结构 每个DSP48 Tile包含两个DSP48 Slice 支持级联 有限脉冲响应(FIR)滤波器 模拟滤波器：利用RLC器件和运算放大器实现 拉普拉斯变换数学模拟，在时域或拉氏域内分析 FIR滤波器：有限个采样值与脉冲响应的卷积 IIR滤波器：采样值与无限脉冲响应的无限数量次卷积 有限脉冲响应(FIR)滤波器 MAC IP Core实现 单乘法器MAC FIR滤波器 对称MAC FIR滤波器 MAC FIR Filter IP Core实现 半并行滤波器 并行滤波器 转置型滤波器 FIR Compiler IP Core 多通道FIR滤波器组 单乘法器MAC FIR滤波器 4阶8bit FIR乘法器 数据速率1Mb/s，系数[8’d87,8’d127,8’d157,8’d137] 单乘法器MAC FIR滤波器 组成部件： 双端口RAM：存储采样数据 乘加器 寄存器：输出 功能步骤： 数据写入 数据读出到乘加器 系数产生到乘加器 乘加运算 结果输出 单乘法器MAC FIR滤波器 工作流程： 每节拍写一个数据到RAM中 每节拍读一个数据到乘加器A端口，同时对应系数到乘加器B端口 执行4次乘加运算后，产生一个FIR值 产生FIR值的下一节拍清除乘加器累计值，开始新的一次FIR计算 控制信号： cnt:状态节拍控制， ce,we,spra：din ce,LOAD_IN:dtemp-A_IN,B_IN dout1-dout dout=0 单乘法器MAC FIR滤波器 module mac_fir_tap4(clk_4MHz, reset,ce,din,dout); input clk_4MHz; input reset; input ce; input[7:0] din; output[17:0] dout; reg[17:0] dout; wire[17:0] dout1; wire[7:0] dtemp; reg[1:0] cnt=0; reg we; reg[3:0] spra=0; reg[7:0] A_IN=0; reg[7:0] B_IN=0; reg LOAD_IN=0; 单乘法器MAC FIR滤波器 end if (cnt==2’b01) dout=dout1; else dout=dout; end end always @(posedge clk_4MHz) begin A_IN=dtemp; case (cnt) 2’b10:B_IN=8’d87; 2’b11:B_IN=8’d127; 2’b00