基于FPGA交通灯设计精要.docVIP

河南科技学院新科学院 数字系统课程设计报告书 课题名称 基于FPGA的交通灯设计 院 系 新科学院 姓名学号 夏文平、2013280218 专业班级 通信工程、通信132 指导教师 刘艳昌、雷进辉 设计时间 2014-2015学年第2学期12、13周 2015年 6月 5 日 摘要 1 关键词 1 Ⅰ 课程设计目的 1 Ⅱ 设计任务及要求 1 Ⅲ 系统设计总体方案 2 Ⅳ 各模块具体实现 2 ㈠ 分频模块 2 ㈡ 倒计时模块 3 ㈢ 转码模块 5 ㈣ 交通控制模块 6 Ⅴ 系统仿真及硬件下载 10 Ⅵ 遇到的问题及分析 12 Ⅶ 结论与心得 12 参考文献 13 摘要 交通灯控制通常要实现自动控制和手动控制其红绿灯的变化，基于FPGA设计的交通灯控制电路简单、可靠性好。本可控制2个路口的红、黄、绿三盏灯．让其按特定的规律进行变化。利用对设计结果进行仿真，发现系统工作性能良好。据此设计而成的硬件电路，也实现了控制要求。 ： Ⅰ 课程设计目的 巩固加深所学电子技术课程的基本知识，提高综合运用所学知识的能力。同时培养学生选用参考书、查阅手册、图表和文献资料的能力，提高解决实际问题的能力。并且，在设计方案分析比较、设计计算、电路安装等缓解掌握使用电路的设计方法。然后提高学生的动手能力，掌握仪器设备的正确使用方法。最后了解与课题有关的电路以及元器件的工程技术规范，能按课程设计任务数的要求编写设计说明书，可以正确反映设计和实验成果，能正确绘制电路图等。 Ⅱ 设计任务及要求。 Ⅲ 系统设计总体方案。 甲车道 乙车道 时间 绿灯 红灯 6S 黄灯 红灯 5S 红灯 绿灯 11S 红灯（闪烁） 黄灯 5S Ⅳ 各模块具体实现。 模块。 为分频。 模块程序如下： module one_second_clk(reset,clk,cout); input reset,clk; integer count; output reg cout; always @(posedge clk) if(reset) begin count=0;cout=0;end else if(count=1) begin count=0;cout=1;end else begin count=count+1;cout=0;end endmodule module timer_NS(clk,reset,set,ld,en,state,q_NS,done_NS); input clk,reset,set,ld,en; input [3:0] state; output [7:0] q_NS; output done_NS; reg [7:0] q_NS; parameter red_NS=8d10,green_NS=8d5,yellow_NS=8h04; parameter st0=4b0001,st1=4b0010,st2=4b0100,st3=4b1000; assign done_NS=~(|q_NS)en; always@(posedge clk) if(reset)q_NS=green_NS; else if(ld) case(state) st0: q_NS=yellow_NS; st1: q_NS=red_NS; st2: q_NS=8h00; st3: q_NS=green_NS; default: q_NS=8h00; endcase else if(en~set) begin q_NS=q_NS-1; end endmodule 倒计时模块。 是东西南北两条道路，固有两个倒计时器 模块功能： 在相应状态下实现倒序计数。 程序如下： module timer_EW(clk,reset,set,ld,en,state,q_EW,done_EW); input clk,reset,set,ld,en; input [3:0] state; output [7:0] q_EW; output done_EW; reg [7:0] q_EW; parameter red_EW=8d10,green_EW=8d5,yellow_EW=8h04; parameter st0=4b0001,st1=4b0010,st2=4b0100,st3=4b1000; assign done_EW=~(|q_EW)en; always@(posedge clk) if(reset)q_EW=red_EW; else if(ld) case(state) st0: q_EW=8h00; st1: q_EW=green_EW; st2: q_EW=yellow_EW;