12硬体结构介绍SPCE061A单片机分析.ppt

Sunplus SPCE061A 微控制器 SPCE061A单片机简介 概述 SPCE061A为凌阳科技新推出的unSP内核的高集成度，高性能十六位单片机。 下面我们将从总体去了解一下这款单片机的硬件结构；另外我们还将介绍SPCE061A的一些基础硬件模块。 SPCE061A性能简介1 16位的高性能unsp内核单片机 CPU时钟范围：0.32MHz~49Mz 片内32k字的Flash程序存储器、2k字的SRAM数据存储器 2个16位I/O端口 14个中断源 1通道专用音频AD转换通道 7通道AD转换通道 SPCE061A性能简介2 内置MIC放大电路和自动增益(AGC)放大电路 2路电流输出型的DA转换通道 2个16位通用定时器/计数器 实时实钟（RTC） 低电压复位、低电压监测 内置在线仿真接口（ICE） 具有保密功能 具有WatchDog功能 SPCE061A片内结构 SPCE061A片内存储器映射 堆栈 片内Flash 程序存储器 32K字的Flash被划分为128个页(每个页存储容量为256个字)，它们在CPU正常运行状态下均可通过程序擦除或写入。 程序对Flash的操作主要是通过寄存器0x7555 P_Flash_Ctrl以及目标Flash的操作；这样可以对Flash进行页擦除、写入一字、写入多字的动作。 SPCE061A与其控制寄存器 在了解了SPCE061A的特点后，下面将分别介绍SPCE061A的各个硬件功能模块。 介绍其硬件功能模块时，会介绍到各个硬件功能模块所对应的控制寄存器；实际上，在使用SPCE061A时，就是通过对其各控制寄存器的读写来实现的，正如前面的P_Flash_Ctrl。 SPCE061A片内各硬件功能模块 SPCE061A时钟电路 SPCE061A时钟电路采用晶体振荡器。右图为SPCE061A时钟电路的接线图。 外接晶振采用32768Hz。 PLL锁相环 PLL电路的作用是将系统提供的实时时钟的基频(32768Hz)进行倍频，输出系统时钟：Fosc PLL外围电路 SPCE061A片内集成了PLL电路，只需在外围接上简单的电路就可以使片内PLL电路正常工作了，如下图所示： VCP以及VSS分别为 SPCE061A的PLL引脚。 SPCE061A系统时钟 32768的实时时钟经过PLL倍频电路产生系统时钟频率(Fosc)，Fosc再经过分频得到CPU时钟频率(CPUCLK)。 系统时钟设置 32768Hz RTC振荡器有两种工作方式：强振模式和自动弱振模式。 P_SystemClock(7013H)单元控制着系统时钟和CPU时钟。 第0~2位：用来改变CPUCLK； 第5~7位：可以改变系统时钟的频率； 第4位：在睡眠状态下，通过设置该位可以接通或关闭32768Hz实时时钟。 系统时钟控制寄存器P_SystemClock [1]：只有当b0~b2同时被置为“1”时(即睡眠状态)b4设置才有效。 CPU时钟设置对照表 PLL设置对照表 SPCE061A的时钟 看门狗Watchdog 什么是看门狗（Watchdog）： 一般MCU的看门狗相当于一个定时器，如果每隔一定时间不刷新定时器，它将溢出；而且大多数情况下溢出将复位系统。 有什么用： 错误恢复的“最后手段”； 降低间歇故障的有效手段； 提高整个系统的可靠性。 看门狗Watchdog SPCE061A的清狗周期为0.75S； 清看门狗操作寄存器： P_Watchdog_Clear(0x7012H) 清狗操作： 在每个0.75S的清狗周期里P_Watchdog_Clear写入0x0001。 看门狗结构与时序 SPCE061A的LVD与LVR 可通过编程设置低电压监测（LVD） 具有低电压复位功能（LVR） 目的是为了通过对系统的电源电压进行监控，而使系统运行在一个正常、可靠的工作环境，并在一旦出现电源异常的情况下能立即采取相应的措施，使系统及时恢复正常。 低电压监测（LVD） 系统电压VDD与内部设定比较电压VLVD比较： VDDVLVD LVD监测标志位=0 VDDVLVD LVD监测标志位=1 3级电压监测 2.4V、2.8V、3.2 （通过对P_LVD_Ctrl的设置） LVD控制寄存器 P_LVD_Ctrl(读/写)(7019H) 低电压复位（LVR） 通过某种方式，使单片机内存各寄存器的值变为初始的操作称为复位。 SPCE061A的复位方式为低电压复位。 复位时序 如果电源电压低于2.2V时，会在4个时钟周期之后产生一个复位信号，使系统复位。LVR时序如图所示。 保密设定 如