基于ARM的硬件开发平台(实验平台资源)分析.ppt

第1节：ARM处理器简介 5、ARM处理器的应用 ARM体系结构定义的版本 1.版本1(V1) 该版本包括以下内容： 基本数据处理指令（不包括乘法） 字节、字以及半字加载/存储指令 分支（branch）指令，包括用于子程序调用的分支与链接指令 软件中断指令，用于进行操作系统调用 26位地址总线 ARM体系结构定义的版本 2.版本2(V2) 该版本比版本1，增加了下列指令： 乘法和乘加指令 支持协处理器 原子性加载/存储指令SWP和SWPB FIQ中的两个以上的分组寄存器 ARM体系结构定义的版本 3.版本3(V3) 该版本较以前的版本发生了大的变化，具体改进如下： 推出32位寻址能力 分开的当前程序状态寄存器和备份的程序状态寄存器，当异常发生时，SPSR用于保存CPSR的当前值，从异常退出时则可由SPSR来恢复CPSR 增加了两种异常模式，使操作系统代码可方便地使用数据访问中止异常、指令预取中止异常和未定义指令异常 增加了MRS指令和MSR指令，用于完成CPSR和SPSR寄存器的读/写；修改了原来的从异常中返回的指令。 ARM体系结构定义的版本 4.版本4(V4) 该版本在版本3的基础上增加了如下内容： 有符号、无符号的半字和有符号字节的load 和store指令 增加了T变种，处理器可工作于Thumb状态，在该状态下，指令集是16位压缩指令集（Thumb指令集） 增加了处理器的特权模式。在该模式下，使用的是用户模式下的寄存器 ARM体系结构定义的版本 5.版本5(V5) 该版本增加或修改了下列指令 提高了T变种中的ARM/Thumb指令混合使用的效率 增加了前导零计数（CLZ）指令 增加了软件断点（BKPT）指令 为支持协处理器设计提供了更多的可选择的指令 更加严格地定义了乘法指令对条件标志位的影响 ARM体系结构定义的版本 6.版本6(V6) 该版本是2001年发布的，该版本在降低功耗的同时，还强化了图形处理性能。通过追加有效多媒体处理的单指令多数据流功能，将语音及图像处理功能提高到了原机型的4倍。 ARM体系版6首先在2002年春季发布的ARM11处理器中使用。除此之外，V6还支持多微处理器内核。 （1）ARM7家族 　　ARM7系列处理器为低功耗的32位RISC处理器，适用于对价位和功耗要求较高的消费类应用，其具有的特点如下： 具有嵌入式ICE-RT逻辑，调试开发方便 能够提供0.9MIPS/MHz的三级流水线结构 代码密度并兼容16位的Thumb指令集 对操作系统的支持广泛，包括WindowsCE\ Linux\ Palm OS等 对指令系统与ARM9系列、ARM9E系列和ARM10E系列兼容，便于用户的产品升级换代 主频最高可达130MIPS，高速的运算处理能力能胜任绝大多数的复杂应用 （1）ARM7家族 （1）ARM7家族 ARM7主要包括：ARM7TDMI、ARM720T、ARM7TDMI-S、ARM7EJ等。 ARM核的命名格式为 ARM[x][y][z][T][D][M][I][E][J][F][-S] T：表示支持Thumb指令集 D：表示支持片上调试（Debug） M：表示内嵌硬件乘法器（Multiplier） I：表示支持片上断点和调试点。 E: 支持增强型DSP指令 J: 支持JAVA加速器 （5）ARM11家族 ARMv6架构是根据下一代的消费类电子产品、无线设备、网络应用和汽车电子产品等需求而制定的。 ARM11的媒体处理能力和低功耗特点，特别适用于无线设备和消费类电子产品； 其高数据吞吐量和高性能的结合非常适合网络处理应用； 在实时性能和浮点处理等方面ARM11也可以满足汽车电子应用的需求。 （5）ARM11家族 ARM11处理器是为了有效地提供高性能处理能力而设计的，具有如下特点： 由8级流水线组成 跳转预测及管理，提供两种技术来对跳转做出预测-动态预测和静态预测 增加的存储器访问，指令和数据可以更长时间地被保存在Cache中 流水线的并行机制 64位的数据通道 支持浮点运算 3、ARM寄存器的组织 条件码标志 N：符号标志位。当用两个补码表示的带符号数进行运算时，N=1表示运算的结果为负数；当N＝0时表示运算的结果为正数或零。 Z：结果为0标志位。Z=1表示运算结果为0；当Z=0时表示运算结果为非0。 条件码标志 C：进位或借位标志位。有以下4种方法设置C的值。 对于加法运算（包括比较指令CMN）:当运算结果产生了进位时（无符号数溢出），C=1,否则C=0; 对于减法运算（包括比较指令CMP）:当运算时产生了借位时（无符号数溢出），C=0,否则C=1; 对于包含移位操作的非加/减运算指令，C为移出值的最后一位； 对于其他的非加/减运算指令，C的值通常不改变。 条件