中国民航大学CPLDEDA课程5第5章_VHDL设计进阶解析.ppt

5.2.6 三态总线电路设计 图5-14 例5-16正确的综合结果 5.2.7 双边沿触发时序电路设计讨论 不存在对时钟的双边沿都响应的基本时序元件　 5.3 顺序语句归纳 5.3.1 进程语句格式 PROCESS语句结构的一般表达格式如下 [进程标号: ] PROCESS [ ( 敏感信号参数表 ) ] [IS] [进程说明部分] BEGIN 顺序描述语句 END PROCESS [进程标号]; 5.3.2 PROCESS 组成 PROCESS语句结构 进程说明 顺序描述语句 敏感信号参数表 信号赋值语句 变量赋值语句 进程启动语句 子程序调用语句 顺序描述语句 进程跳出语句 5.3.3 进程要点 1. PROCESS为一无限循环语句 2. PROCESS中的顺序语句具有明显的顺序/并行运行双重性 3. 进程语句本身是并行语句 4. 信号是多个进程间的通信线 5. 一个进程中只允许描述对应于一个时钟信号的同步时序 逻辑 【例5-17】 ENTITY mul IS PORT (a, b, c, selx, sely : IN BIT; data_out : OUT BIT ); END mul; ARCHITECTURE ex OF mul IS SIGNAL temp : BIT; BEGIN p_a : PROCESS (a, b, selx) BEGIN IF (selx = 0) THEN temp = a; ELSE temp = b; END IF; END PROCESS p_a; p_b: PROCESS(temp, c, sely) BEGIN IF (sely = 0) THEN data_out = temp; ELSE data_out = c; END IF; END PROCESS p_b; END ex; 5.4 并行赋值语句讨论 任何一条信号的并行赋值语句都是一个缩略的进程语句 【例5-18】 SIGNAL select:INTEGER RANGE 15 DOWNTO 0; … Select=0 WHEN s0=‘0’ AND s1=‘0’ ELSE 1 WHEN s0=‘1’ AND s1=‘0’ ELSE 2 WHEN s0=‘0’ AND s1=‘1’ ELSE 3; X=a WHEN select=0 ELSE b WHEN select=1 ELSE c WHEN select=2 ELSE d; 注意：敏感信号的有效区域 5.5 IF语句概述 （1）IF 条件句 Then 顺序语句 END IF ; （2）IF 条件句 Then 顺序语句 ELSE 顺序语句 END IF ; （3）IF 条件句 Then IF 条件句 Then ... END IF END IF （4）IF 条件句 Then 顺序语句 ELSIF　条件句 Then 　　　顺序语句 　　 ... 　　ELSE 顺序语句 END IF 5.5 顺序条件语句IF语句 【例5-19】 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY control_stmts IS PORT (a, b, c: IN BOOLEAN; output: OUT BOOLEAN); END control_stmts; ARCHITECTURE example OF control_stmts IS BEGIN PROCESS (a, b, c) VARIABLE n: BOOLEAN; BEGIN IF a THEN n := b; ELSE n := c; END IF; output = n; END PROCESS; END example; 5.5 顺序条件语句IF语句 【例5-20】 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY coder IS