02计算机中数据信息的表示(2.3-2.8)介绍.ppt

南理工紫金学院 朱娴 2.3.1 加法器及其进位链 一、全加器 二、并行加法器及其进位链 1. 串行进位（行波进位） 串行进位加法器的速度受限于进位位ci的传递。提高速度有两种途径： ① 采用更高速的器件，减短ci的传递时延。 ② 改进进位链的结构，减少延迟级数。 2. 并行进位（先行进位） ci=aibi+(ai⊕bi)ci-1 ∴ci=gi+pici-1 例如：4位的并行进位加法器 3. 分组并行进位 ⑴ 组内并行、组间串行进位方式 以16位加法器为例，可分为四组，每组四位。 组内并行：每组内的进位位同时产生。即c1～c4同时产生，c5～c8同时产生，c9～c12同时产生，c13～c16同时产生。 组间串行：组间的进位位不同时产生。例如c5～c8迟于c1～c4产生。 ⑵ 组内并行、组间并行进位方式 第一组：c4=g4+p4g3+p4p3g2+p4p3p2g1 + p4p3p2p1c0 ∴c4=G1+P1c0 依次类推： 第二组： c8=G2+P2c4=G2+P2G1+P2P1c0 第三组： c12=G3+P3c8=G3+P3G2 +P3P2G1+P3P2P1c0 第四组： c16=G4+P4c12=G4+P4G3+P4P3G2+P4P3P2G1+ P4P3P2P1c0 例：用SN74181实现16位的ALU （1）采用串行进位链 2.3.2 定点原码加减运算及实现 特点： （1）符号位不能和数据一起参加运算； （2）符号位和加减法指令共同作为运算的依据。 运算的规则： （1） 加法：同号求和，异号求差； 减法：异号求和，同号求差。 （2） 求和时，两操作数的数值位相加得到和的数值位； 数值最高位产生进位，则结果溢出； 和的符号位采用第一操作数(被加数/被减数)的符号。 （3） 求差时，第一操作数的数值位加上第二操作数（加数/减数）的数值位的补码。 分两种情况讨论： ① 最高数值位有进位，表明加法结果为正，所得数值位正确，结果的符号位采用第一操作数的符号。 ②最高数值位无进位，表明加法结果为负（补码形式），应对其求补，还原为绝对值形式的数值位，结果的符号位为第一操作数的符号变反。 例：已知[X]原＝0.1101，[Y]原＝1.1001， 求[X±Y]原。 解： [X+Y]原：对两数求差， .1101－ .1001=.1101+.0111=1.0100 [X+Y]原＝0.0100 [X－Y]原：两数求和， .1101+.1001=1.0110 因为数值最高位产生进位，即结果溢出。 结论：原码加减运算规则比较复杂。 2.3.3 定点补码加减运算及实现 一、补码加减的基本依据 [x]补＋[y]补 ＝ [x＋y]补 (mod M) [x]补－[y]补＝[x]补＋[-y]补＝[x－y]补 (mod M) 二、补码加减运算的基本规则 ① 参加运算的各个操作数均以补码表示，运算结果仍以补码表示。 ② 符号位与数值位一起参加运算。 ③ 若求和，则将两补码数直接相加，得到两数之和的补码；若求差，则将减数变补(由[y]补求[－y]补)，然后与被减数相加，得到两数之差的补码。 ④ 补码总是对确定的模而言，若运算结果超过模(有从符号位上产生的进位)，则将模自动丢掉。 例1：已知X＝0.1011，Y＝－0.1101，求[X+Y]补 解：[X] 补＝ 0.1011，[ Y ]补 ＝ 1.0011 [X]补 0.1011 +[Y]补 1.0011 [X]补+[Y]补 1.1110 因此，[X+Y]补＝1.1110 例2：x=+1001，y=+0110，求x± y。 解：∵ [x]补=01001, [y]补=00110 ∴[x+y]补= [x]补+ [y]补= 01001+00110=01111 ∴ x+y=+1111 ∵[-y]补=11010 ∴[x-y]补= [x]补+ [-y]补= 01001+11010= 00011