集成电路设计反相器动静态特性剖析.ppt

EIS-WUHAN UNIVERSITY 集成电路设计 第五章 CMOS反相器 Outline 电路特性 反相器 CMOS反相器电压传输特性 噪声容限 传输延迟 驱动大电容负载 功耗及低功耗设计 5-1 特性 成本 复杂性和面积 完整性和稳定性 静态（稳态）特性 性能 动态（瞬态）特性 能量效率 能耗和功率 5-2 反相器（Inverter） Two Inverters CMOS 反相器基本特点 输出 电源和GND 噪声容限大 逻辑电平与尺寸无关，可以采用最小尺寸 稳态输出时，VDD或GND与输出之间总存在有限电阻的通路 低输出阻抗 对噪声和干扰不敏感 极高的输入阻抗（input resistance） 稳态下 Vdd 和 GND 间无直流通路 无静态功耗 传输延迟（Propagation delay） 是负载电容和晶体管电阻的函数。 CMOS Inverter ——First-Order DC Analysis CMOS Inverter: Transient Response 5-3 Voltage Transfer Characteristic NMOS+PMOS 图解法 I-V NMOS I-V Plot (PMOS) PMOS Load Lines PMOS Load Lines CMOS Inverter Load Characteristics CMOS Inverter VTC 噪声容限 反映了对噪声的敏感程度； 电路0，1电平允许的输入范围； 越大越好； 高电平噪声容限 低电平噪声容限 Logic level matching Levels at output of one gate must be sufficient to drive next gate. Transfer characteristics Transfer curve shows static input/output relationship—hold input voltage, measure output voltage. 反相器噪声容限的三种求法 求法1 最低输出高电平、最高输出低电平； 找到对应的输入； 求差； 求法2 单位增益点（斜率为1，-1）； 找到对应的输入； 求差； Noise Margins Determining VIH and VIL CMOS Inverter VTC from Simulation VM与PMOS及NMOS的宽长比 Gain Determinates Gain as a function of VDD Simulated VTC Impact of Process Variations 5-4 传输延迟（Propagation Delay） Delay Assume ideal input (step), RC load. Current through transistor Transistor starts in saturation region, then moves to linear region. Vout增大 充电电流减小。 ? Vds 减小。 Resistive approximation Req——求VDD/2，VDD区间的电阻平均值 Gate delay Delay: 传输延迟 VDD ? 50% VDD 50% VDD ? VDD Transition time: 转换时间 time required for gate’s output to reach 10% (logic 0) or 90% (logic 1) of final value. 10% ? 90% 90% ? 10% Inverter delay circuit Load is resistor + capacitor, driver is resistor. Inverter delay with t model t model: gate delay based on RC time constant t. Vout(t) = VDD exp{-t/(Rn+RL)CL} 90% (logic 1) ? 10% (logic 0) tf = 2.2 R CL 100% (logic 1) ? 50% tD= 0.69 R CL For pullup time, use pullup resistance. t model inverter delay 0.5 micron process: Rn = 3.9 kW CL= 0.68 fF 延迟时间 td = 0.69 x 3.9 x 0.68E-15 = 1.8 ps. 上升延迟 tf = 2.2 x 3.9