硬件测试技术【信号完整性测试】预案.ppt

抖动的定义为“信号的定时事件与其理想位置之间的偏差 抖动 按待测试信号的种类来划分： 时钟抖动 数据抖动 按计算方法来划分： TIE抖动：信号周期相对于一个已知或恢复时钟的误差。 Period抖动：是在多个周期内对信号周期的变化进行的测量。 Cycle to Cycle抖动：是对信号相邻周期的变化进行测量的结果。 Half Period抖动：半个周期的抖动变化（与Period jitter的计算 类似 例：某100MHz时钟，第一个到第四个周期分别为9.9ns, 10.1ns, 9.9ns, 10.0ns，假设其理想时钟固定在10ns TIE Jitter： T1 = 10-9.9 = 0.1, T2 = 10-10.1 = -0.1, T3 = 10-9.9 = 0.1 ,T4 = 10-10 = 0 TIE pk-pk jitter = 0.1 –(-0.1) = 0.2 ns TIE RMS jitter = 参数T1..T4 的标准偏差 Period Jitter ?P1 = 9.9 P2 = 10.1 P3 = 9.9 P4 = 10 ?Period Jitter pk-pkvalue = 10.1 -9.9 = 0.2 ns ?Period Jitter RMS value =参数P1..P4 的标准偏差 Cycle to Cycle jitter ?C1 = P2-P1 = 10.1-9.9 = 0.2 C2 = P3-P2 = 9.9-10.1 = -0.2 C3 = P4-P3 = 10-9.9 = 0.1 ?Cycle to cycle jitter PK-PK value = 0.4 ns ?Cycle to cycle jitter RMS value =参数C1..C4 的标准偏差 抖动的分类 Tj：为在特定BER下的总抖动。 Dj：固有抖动是总抖动的峰－峰非随机部分。该参数是所测得的周期性抖动（Pj）的峰－峰值和数据相关性抖动（DDj）之和。DJ 的最常见原因，包括反射、串音、开关噪声以及电磁干扰EMI。 Pj：周期性抖动（有时称为“正弦抖动”）是由与数据信号不相关的原因引起的抖动。该DJ 组件来自于相邻的电路，例如电源噪声、片上振荡器、数据总线等，我们可以观测其抖动频率成分，再根据其抖动频率成分找到抖动源，采取相关措施减少抖动。 DCD：占空比失真是在所捕获的波形中测量所有脉冲得到的正向脉冲（低－高－低）和负向脉冲（高－低－高）之间的宽度的平均差。 ISI：码间干扰抖动是数据跳变序列相关的系统影响导致的峰－峰抖动。 Rj：随机抖动被认为是服从高斯分布并且是无界的，Rj的主要来源是热噪声， Rj（随机抖动）＝(Tj-Dj)/N，N 是相对应所选BER（或者置信区间）的标准偏差的数量。 眼图的形成 传统眼图 实时眼图： 预加重Pre-Emphasis Fequency Dependent Loss: 基本上传输线是一低通滤波器, 信 号传输时高频的含量比低频含量损耗得更厉害, 预加重是将信号 的幅度在跳变时加大在PCI , Express当中, 规范要求跳变时的幅 度比没有跳变时高3.5dB 对时钟进行调制, 调制信号的频率通常在30-33KHz范围内, 而调制过 程是将时钟的频率比其额定的频率调偏0.25%～4%范围内, 所谓的 Down Spreading, 经过调制后的效果是将时钟的频谱扩散, 减低时 钟通过EMI对外部的干扰 扩频时钟 谢谢！ * 备注：该仪器由美国泰克公司生产，8年之前停止生产，最新产品为VM700T。 价值观：客户第一 | 阳光沟通 | 团队协作 | 拥抱变化 | 学习成长 行为准则：尊重·简单·重用·检查·并行·勇气·反馈·认真·责任 硬件测试部 韩海磊 2009.5.24 客户第一 | 阳光沟通 | 团队协作 | 拥抱变化 | 学习成长 信号完整性基础 不断缩小的特征尺寸 为什么要进行信号完整性分析？ 信号边缘速率越来越快 片内和片外时钟速率越来越高 系统和板级SI、EMC问题更加突出 越来越强的电路功能 电路的集成规模越来越大 I/O数越来越多 单板互连密度不断加大 越来越强的市场竞争 推向市场的时间不断减少 开发成本成为主要推动力 越来越强的市场竞争一次性设计成功的挑战 Signal Integrity定义 信号完整性（Signal Integrity）：就是指电路系统中信号的质量，如果在要求的时间内，信号能不失真地从源端传送到接收端，我们就称该信号是完整的。 信号完整性它包含两方面的内容，一是独立信号的质量，另一个是时序。我们在电子设计的过程中不得不考虑两个问题： 信号有没有按时到达目的地？ 信号达到目的地后它的质量如何？ 我们做