《VHDL程序设计实验指导书.9.5.docVIP

《VHDL程序设计》实验指导书 实验1 Quartus II设计平台的使用 实验序号：1 实验名称：QuartusII设计平台的使用 适用专业：电子信息工程、通信工程 学时数：4学时 一、实验目的 （1）熟悉Quartus II设计平台的界面 （2）掌握Quartus II设计平台的常用功能 （3）掌握Quartus II开发流程 二、实验要求 （1）调试程序要记录调试过程中出现的问题及解决办法； （2）给出每个问题的算法或画出流程图； （3）编写程序要规范、正确，上机调试过程和结果要有记录，并注意调试程序集成环境的掌握及应用，不断积累编程及调试经验； （4）做完实验后给出本实验的实验报告。 三、实验设备、环境 至少PIII计算机，装有Quartus II 6.0软件 四、实验步骤及内容 （一）教师演示讲解Quartus II的使用 1、教师演示Quartus II的原理图设计过程。 2、教师演示Quartus II的VHDL操作步骤，包括设计输入、编译处理、验证（包括功能仿真、 时序仿真）和器件编程。 (二)学生按照原理图设计步骤设计一个半加器并仿真 1.操作步骤: (1)输入源文件,选择菜单”File”\”New”,弹出“New”对话框，并选择“Block Diagram/Schematic File”，出现原理图文件的编辑界面。 （2）双击工作区域，出现“Symbol”界面，展开界面左边的Libraries对话框内的primitives等文件夹，并查找与门and2、异或门xor、输入信号线Input、输出信号线Output，并把它们依次拉入原理图编辑区，如图所示（参考） （3）连接各器件，并保存为h_add.bdf文件 （4）创建工程：点击“file/new project wizard”菜单选项，并按其提供的步骤创建工程 （5）选择目标器件：点击“assignments/settings”菜单选项，选择要编程的芯片型号以及配置方式 （6）全过程编译：选择“processing/start compilation”或点击工具栏快捷按钮开始全过程编译（此处的全过程编译包括了分析与综合、适配、装配文件、定时分析、网表文件提取等过程） (7)仿真第一步：选择“file/new”,并点击“other files”的“vector waveform file”，进入波形编辑界面 （8）仿真第二步：选择“view/utility windows”的“Node finder”选项，在“filter”框内选择“pins:all”，点击List按钮，出现本设计项目中的所有端口，选择要仿真的端口并拖入波形编辑窗口 （9）仿真第三步：编辑输入信号波形（注意观察教师现场演示），并可通过“edit”菜单的“end time”选项设置仿真时间 （10）仿真第四步：设置仿真模式，点击“assignments/settings”菜单选项，寻找“filter settings”中的“simulator”选项，选择功能仿真（Functional）或时序仿真(Timing) （11）观察仿真结果，选择“processing/start simulation”或点击快捷按钮，仿真结束后观察并分析输出的仿真波形，检验设计是否正确，如不正确，需查错并修改，重复以上步骤直到仿真波形符合要求。 （三）学生按照VHDL设计步骤编写简单程序并仿真 1、操作步骤：VHDL程序设计的操作步骤除设计输入与原理图不同外，其它步骤参考原理图的设计过程 输入源文件,选择菜单”File”\”New”,弹出“New”对话框，并选择“VHDL file”，出现VHDL源文件的编辑界面。 输入VHDL源程序： ENTITY nand2 is PORT(A,B : IN Bit; C : OUT Bit ); END nand2; ARCHITECTURE a OF nand2 IS BEGIN C= not (A AND B); END a; （3）保存文件名为mynand_2.vhd到指定文件夹。 （4）创建工程等步骤同原理图设计过程。 （四）参照上例，练习用VHDL形式设计一个半加器 （五）练习用原理图形式或VHDL形式设计一个全加器，给出仿真结果 （六）撰写实验报告 五、讨论、思考题 1．比较VHDL语言与一般高级语言的异同处，体会VHDL作为硬件描述语言的特点。 2．为什么在仿真波形图里会出现毛刺。 实验二 组合逻辑电路的VHDL设计 实验序号：2