2006电子线路_实验指导书_实验5.doc

电气信息学院专业实验中心 实验五：数字秒表、数字钟电路设计 实验目的 学习软件ISIS的使用方法； 学习数字集成电路设计； 掌握可变进制计数器电路的设计； 掌握秒表和数字钟的设计。 二、实验原理 1、数字钟的功能要求 （1）基本功能 准确计时，以数字形式显示时、分、秒的时间； 小时的计时要求为“12翻1”或“24翻1”，分和秒的计时要求为60进位 校正时间。 （2）扩展功能 定时控制* 仿广播电台整点报时 区报整点时数； 触模报整点时数。 2、数字钟电路系统的组成框图 如下图所示，数字钟电路系统由主体电路和扩展电路两大部分所组成。其中主体电路完成数字钟的基本功能，扩展电路完成效字钟的扩展功能。 多功能数字钟系统组成框图 系统的工作原理是；振荡器产生的稳定的脉冲信号，作为数字钟的时间基准。秒计数器计满60后向分计数器进位，分计数器计满60后向小时计数器进位，小时计数器按照“12翻1”规律计数。计数器的输出分别经译码器送显示器显示。计时出现误差时可以用校时电路校时、校分、校秒。各扩展电路必须在主体电路正常运行的情况下才能进行功能扩展。 3、主体电路的设计 时基信号 时基信号由振荡器产生，振荡器是数字钟的核心。振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度，所以通常选用石英晶体来构成振荡器电路。一般来说，振荡器的频率越高，计时精度越高，但耗电量增大。常取晶振的频率为32768Hz，因其经过15级2分频后所得到的脉冲正好是1Hz的秒时基信号。 十分秒计数器 分和秒计数器都是模M＝60的计数器，采用中规模集成电路十进制计数器至少需要2片。因为10＜M＜100。它们的个位都是十进制计数器，而十位则是六进制计数器，其计数规律为00-01-…-58-59-00…。计数器可选用74LS190、74LS192等十进制计数器，再将它们进行级联组成模数M＝60的计数器。 74LS190是单时钟输入的4位同步可逆计数器为BVD码十进制计数器，内部由4个主从J-K触发器和一些门电路所组成。各引脚的功能如下： PL ：置数端。PL＝0时置数，PL＝1时计计数； D0、D1、D2、D3 ：数据输入端； Q0、Q1、Q2、Q3 ：计数输出端； CLK ：时钟脉冲输入端，上升沿触发； U／D ：加／减计数控制端。U／D＝0时加法计数；U／D＝l时减法计数； E ：使能端。E＝0时计数、置数E＝1时禁止，此时输出端Q的状态保持不变； RCO ：计数溢出脉冲输出端。脉冲的下降沿与最后一个时钟脉冲的下降沿同步，负脉冲的宽度等于时钟脉冲的低电平部分。 译码显示电路 译码显示电路的作用是将时分秒计数器输出的4位2进制代码翻译并显示出相应的十进制数的状态，通常译码器与显示器是配套使用的，如果选择共阴极发光二极管数码显示器（LED数码管）。 校时电路 当数字钟接通电源或者计时出现误差时，均需要校正时间，校时是数字钟应具备的基本功能。一般电子手表都具有时、分、秒等校时功能。对校时电路的要求应是，在进行小时校正时不影响分和秒计数器的正常计数。同理，进行分校正时不影响秒计数器的正常计数。 4、M进制异步计数器的设计方法 异步计数器的特点是各级触发器的时钟脉冲不完全相同，一般是用前级触发器的输出作为后级触发器的输入时钟脉冲。一个模为M的计数器可以通过一个模为N(N＞M)的计数器来获得。使N进制计数器在顺序计数过程中跳过(N-M)个状态。实现这种跳越的方法有复位法和置位法。 利用复位法获得任意模数M的方法是：在M个时钟脉冲作用下，把计数到M时所有触发器输出状态为“1”的输出端连接到一个与非门的输入端，再用这个与非门的输出去控制计数器的直接清除(清“0”)端，在第M个时钟脉冲作用时使计数器回到“0”状态，从而获得模数为M的汁数器。 利用置位法获得任意模数M的方法是：将在(M-1)个时钟脉冲时触发器输出为“1”的输出端连接到与非门的输入端，时钟脉冲经反相后也连接到这个与非门的输入端，再由与非门的输出脉冲将触发器置于“1”状态。在下一个时钟脉冲来到后，各级触发器将置为全“0”状态。这样计数器的输出将不再是有规则的二进制代码，因此译码比较因难。所以置位法大多只用来设计模数为M的分频器。其设计步骤与复位法基本相同。 复位法常用于加计数器，置位法常用于减计数器。 三、实验要求和内容。 1、数字秒表设计： 打开实验电路“数字秒表电路.DSN”，该电路为不完整的数字秒表，点击仿真工具栏运行按纽（仿真运行），观察仿真运行情况，并修改或增加电路使其成为完整的数字秒表电路，并记录电路原理图。 2、数字钟设计： 将此数字秒表电路改为一个24小时制的数字钟，并记录电路原理图。 3、扩展功能的实现： 在数字钟电路中增加一个整点报时电路，每当数