组合逻辑电路绪论.ppt

3.1 概述 例1 某班有十名学生、学号分别为：0，1，2，…，9，用四位二进制数ABCD（其中A为最高位）进行编号，分别为0000，0001，0010，…，1001。规定学号为3~7号的学生才允许进实验室。试设计判别能否进实验室的组合逻辑电路。要求用与非门实现。 本章小结 * * * * * * * * * * * * * * * * * * * * * * 用7448驱动LED数字显示器的电路 1. 数据选择器 2选1 (1位地址) 4选1 (2位地址) 8选1 (3位地址) 16选1 (4位地址) 数据选择器 3.4.4 数据选择器和数据分配器 数据选择器的示意图 （1）4选一数据选择器 四选一数据选择器的真值表 由表达式可画出逻辑图： （2）集成数据选择器 74LS153逻辑符号 双四选一数据选择器74LS153 74LS153的功能表 74LS153工作原理 A1 A0 Y1 1 X X 0 0 0 0 D10 0 0 1 D11 0 1 0 D12 0 1 1 D13 “双4选1”74LS153 分析其中的一个“4选1” 功能表 例 用双4选1集成数据选择器74LS153扩展成一片8选1数据选择器。 74LS153只有两个地址信号 8选1数据选择器需要三个地址信号 两个4选1的数据选择器不同时工作 用数据选择器设计组合电路 基本原理 具有n位地址输入的数据选择器，可产生任何形式的输入变量不大于n+1的组合函数 例 分别用4选1、8选1、16选1数据选择器实现一个三变量的组合逻辑函数 解：将逻辑函数转换成最小项表达式： （1）用4选1数据选择器实现 若令A1=A,A0=B,则D0=D2=C,D1=0,D3=1,构成的逻辑图如图所示。 （2）用8选1数据选择器实现 令 A2=A,A1=B,A0=C 则 D0=D2=D3=D4=0,D1=D5=D6=D7=1,构成的逻辑图如图所示。 令 A2=A,A1=B,A0=C 则 构成的逻辑图如图所示。 （3）用16选1数据选择器实现 2. 数据分配器 数据分配器的示意图 1路–4路数据分配器的真值表 逻辑表达式为 1路－4路数据分配器的逻辑图 （1）组合逻辑电路的分析和设计方法 （2）用译码器设计组合逻辑电路 （3）用数据选择器设计组合逻辑电路 * * * * * * * * * * * * * * * * 由功能表可以得出其逻辑表达式为： 4位数字比较器CC14585的逻辑符号 比较两个4位数时取 ＩA＜B、IA＞B、IA＝B为附加输入端，用于扩展 例 用CC14585比较两个8位二进制数。 低位 高位 两片CC14585组成8位数值比较器 编码：将输入的每个高、低电平信号变成一个对应的二进制代码 (1) 二进制编码器 3.4.3 编码器和译码器 1. 编码器 二进制编码器的框图 ①普通编码器 特点：任何时刻只允许输入一个编码信号。 8线-3线普通编码器的真值表 8线-3线编码器 逻辑表达式为： ①普通编码器 8线–3线编码器的逻辑图 特点：允许同时输入两个以上的编码信号，但只对其中优先权最高的一个进行编码。 8线-3线优先编码器的真值表 8线-3线编码器 ②优先编码器 8线-3线优先编码器 （设I7优先权最高…I0优先权最低） ②优先编码器 优先编码器的逻辑表达式： 8线–3线优先编码器的逻辑图 ③集成编码器：74LS148 74LS148的逻辑符号 74LS148功能表 状态 1 1 不工作 0 1 工作，但无输入 1 0 工作，且有输入 0 0 不可能出现 附加输出信号的状态及含意: 低电平 编码器74LS148逻辑图 选通信号 选通信号 附加输出信号 为0时，电路工作无编码输入 为0时，电路工作有编码输入 例 用两片8-3线集成编码器74LS148扩展为一片16-4线优先编码器，优先级从 依次降低。 用两片8-3线优先编码器 16-4优先编码器 其中， 的优先权最高。。。 （2）二—十进制优先编码器(74LS147) 将 编成0110 ～ 1110 的优先权最高， 最低 输入的低电平信号变成一个对应的十进制的编码 译码器：将输入的二进制代码转换成相应的输出。 常用的译码器：二进制译码器，二—十进制译码器，显示译码器等。 ２. 译码器 （1）二进制译码器 ①二进制译码器原理 3位二进制译码器框图 ②集成二进制译码器74LS138 74LS138逻辑符号 74LS138的功能表 74LS138逻辑图 低电平输出 附加 控制端 利用附加控制端进行扩展 例 用两片3线—8线