存储器原理研讨.ppt

DDR 差分时钟：起触发时钟校准的作用 由于数据是在 CK 的上下沿触发，造成传输周期缩短了一半，因此必须要保证传输周期的稳定以确保数据的正确传输，这就要求 CK 的上下沿间距要有精确的控制。但因为温度、电阻性能的改变等原因，CK 上下沿间距可能发生变化，此时与其反相的 CK#就起到纠正的作用。 DDR 数据选取脉冲（DQS）: DQS 是 DDR SDRAM 中的重要功能，它的功能主要用来在一个时钟周期内准确的区分出每个传输周期，并便于接收方准确接收数据。每一颗芯片都有 DQS 信号线，它是双向的，方向与数据流方向一致，但写数据与读数据的发生时间不同。 LPDDR：Low Power DDR 为了移动系统开发的DDR内存，主要在综合功耗方面做优化。 相对于DDR，LPDDR 在如下几个方面改动： (1). 降低核心工作电压 (2). DLL 省略：DLL (Delay Locked Loop，延时锁定回路) (3). 温度补偿刷新:温度感应，在低温下降低刷新率，降低在自刷新模式 下的功耗 (4). 部分区域的自刷新:提供用户可控的部分区域自刷新，而非整个区域 (5).超低功耗 模式 半导体存储器主要类别 高速存储器的应用： 时序和信号完整性： 等长、等间距、端接匹配、拓扑结构、过孔、走线分叉等 EMC： 包地、隔离、屏蔽等 其他