X第10章(组合逻辑电路)讲课.ppt

74LS00、 74LS20管脚图 74LS00及74LS20管脚排列示意图。 在使用TTL集成门电路时， 应注意以下事项： (1) 电源电压（UCC）应满足在标准值5V+10%的范围内。  (2) TTL电路的输出端所接负载，不能超过规定的扇出系数。  (3) 注意:TTL门多余输入端的处理方法。 1. 与非门 与非门多余输入端的三种处理方法如图9.16所示。 图 9.16与非门多余输入端的处理方法(a) 接电源; (b) 通过R接电源; （c） 与使用输入端并联 图 9.17或非门多余输入端的处理方法(a) 接地; (b) 通过R接地; （c） 与使用输入端并联 分析实例 Z1=AB Z3=AB Z2=AB+AB ≥1 * 逻辑电路概述 逻辑电路 组合逻辑电路 时序逻辑电路 现时的输出仅取决于现时的输入 现时的输出除与现时输入有关外，还与原状态有关 门电路 符号 表示式 与门 A B Y A B Y ≥1 或门 非门 1 Y A Y=AB Y=A+B Y= A 与非门 A B Y Y= AB 或非门 A B Y ≥1 Y= A+B 异或门 =1 A B Y Y= A?B 与非门表示符号 逻辑表示式 A B Y C Y= ABC Y= A A Y （非门，反相器） A B Y Y= AB 如：TTL门电路芯片（四2输入与非门，型号74LS00 ) 地GND TTL门电路芯片简介 外形 14 13 12 11 10 9 8 1 2 3 4 5 6 7 管脚 电源VCC（+5V） 常用TTL逻辑门电路 名称 国际常用系列型号 国产部标型号 说明 四2输入与非门 74LS00 T1000 四2输入或门 四2异或门 四2输入或非门 四2输入与门 双4输入与非门 双4输入与门 六反相器 8输入与非门 74LS32 74LS02 74LS08 74LS86 74LS21 74LS20 74LS30 74LS04 T186 T1008 T1086 T1021 T1002 一个组件内部有四个门，每个门有两个输入端一个输出端。 一个组件内有两个门，每个门有4个输入端。 只一个门，8个输入端。 有6个反相器。 TTL与非门 TTL与非门的内部结构 +5V F R4 R2 R1 3k T2 R5 R3 T3 T4 T1 T5 b1 c1 A B C T1:多发射极晶体管 N N P E— 控制端 +5V F R4 R2 R1 3k T2 R5 R3 T3 T4 T1 T5 b1 c1 A B D E 三态门（TSL门） 三态门，是指逻辑门的输出除有高、低电平两种状态外，还有第三 种状态——高阻状态（或称禁止状态）的门电路. +5V F R4 R2 R1 3k T2 R5 R3 T3 T4 T1 T5 b1 c1 A B D E 工作原理 (1) 控制端 E=0 时的工作情况： 0 1 截止 +5V F R4 R2 R1 3k T2 R5 R3 T3 T4 T1 T5 b1 c1 A B D E (2) 控制端 E=1 时的工作情况 1 0 导通 截止 截止 高阻态 A B F 符号 功能表 三态门的符号及功能表 A B F 符号 功能表 使能端高电平 起作用 使能端低电平 起作用 E A B Y 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 0 0 0 高阻 0 0 1 高阻 0 1 0 高阻 0 1 1 高阻 A B E Y EN 各种三态逻辑门的符号 E1 E2 E3 公用总线 =０ =１ =０ 三态门主要作为TTL电路与总线间的接口电路。 三态门的用途 工作时，E1、E2、E3分时接入高电平。 同一时刻，只允许一个门进入总线。其他门必须保持为高阻状态 分时控制各个门的E端，就可以让各个门的输出信号分别进入总线。 三态门用于总线传输 1 EN 1 1 EN 门 2 Y 门 1 A G B 门电路选择 三态门应用示意图1 G=1: Y=A G=0: Y=B 1 EN 1 1 门 2 门 1 A G B EN 1 1 数据双向传输 三态门应用示意图2 G=1: 门2正常工作 A=B G=0: 门1正常工作 B=A 两个三态门组成的电路