触发器和时序逻辑电路研讨.ppt

由以上分析可用工作波形图来描述。输入端S、R的变化并不会使触发器输出Q和Q非立即翻转，而是要在CP的上升沿（即从0-1）到来时，Q和Q非的状态才会随着输入而发生变化，这就是“同步”的意义。 触发器的翻转时刻与时钟脉冲CP的关系称为触发方式。双稳态触发器共有三种触发方式：电位触发、边沿触发和主从触发。电位触发和边沿出发为别有正、负触发之分。 空翻现象：如果CP=1的期间内输入信号多次发生变化，则触发器的状态也会发生多次翻转，这就降低了电路的抗干扰能力。 JK触发器是各种不同功能触发器中最重要的一种。因为从逻辑功能的完善性、使用的灵活性和通用性来说，JK触发器都具有明显的优势。 主从型JK触发器的内部由主、从两个触发器联接而成。主触发器和从触发器分别由时钟CP的上升沿和下降沿触发，工作可靠。但主从型JK触发器要求输入信号在CP=1期间保持不变，否则输出状态将可能发生逻辑错误，另外其工作速度不是太高。 [分析工作情况] D触发器只有一个信号输入端，具有置0、置1和存储功能。[分析D触发器的状态表]。 CP的“三角”表示边沿触发。 若将D触发器的输出端Q非端与输入端D相连，则构成D触发器的计数状态，即每来一个CP脉冲，Q的状态翻转一次。 在数字系统中用来暂时存放指令、运算数据或其他信息的逻辑部件称为寄存器。由于触发器具有记忆功能，能够用来存储二进制数码，利用触发器及控制门电路可组成寄存器