3数字集成电路设计第三讲分析.pptx

数字集成电路设计 第三讲：CMOS集成电路的物理结构与制造工艺;今天的话题;3;0.35微米工艺、22nm工艺、16nm工艺，这些长度单位指的是什么？;Fabrication and Layout;今天的话题;不同材料层级的多层叠加;集成电路里的材料层级;三维结构与表现形式;三维结构与表现形式;今天的话题;从最简单的讲起：互连线的电阻与电容;从最简单的讲起：互连线的电阻与电容;薄层电阻模型;薄层电阻模型;互连线电容;互连线时间延迟;互连线时间延迟;今天的话题;MOSFETs;MOSFETs;MOSFET物理结构;MOSFET物理结构;Fabrication and Layout;Fabrication and Layout;MOSFET在硅上实现;MOSFET在硅上实现:N-type;P-type 掺杂;电子与空穴的迁移率与样品导电率;MOSFET导通电阻RDS(on) 重要参数之一 一部分由源漏极电阻率决定 电阻率值越小越好 普遍在1-10 ohm cm ;一个p型硅掺杂样品，空穴密度为pp=1015cm-3 迁移率 cm2/(Vs) 计算其??电率和电阻率？ 如果该p型掺杂区的长度为350nm，那么该p型样品的线性阻值为多少？;PN结;nFET 与pFET;栅极电容CG;栅极电容CG;以二氧化硅为材料的栅氧化层厚度为5nm，真空介电常数为 ，二氧化硅的介电常数为真空介电常数的3.9倍。假定FET的栅极面积为W*L 0.35um*0.7um，则栅电容为多大？;NMOS电流流动;NMOS电流流动;沟道导通电阻;沟道导通电阻;栅极电容所带来的两个问题;今天的话题;CMOS N阱 工艺;Fabrication 工艺图与布线图;Fabrication 工艺步骤;今天的话题;CMOS 开关电路网络(1/2);CMOS 开关电路网络(2/2);并联NFET的不同连接方式;基本门级电路设计;基本门级电路设计;NAND2门的版图实现;NOR2门的版图实现;NOR2与NAND2的对称性;NOR3与NAND3连接线的对称性;复合逻辑实现;复杂逻辑的初步尝试;今天的话题;Fabrication and Layout;Fabrication and Layout;Fabrication and Layout;Fabrication and Layout;Fabrication and Layout;Fabrication and Layout;Fabrication and Layout;Fabrication and Layout;Fabrication and Layout;Fabrication and Layout;Fabrication and Layout;Fabrication and Layout;Fabrication and Layout;Fabrication and Layout;Fabrication and Layout;Fabrication and Layout;Fabrication and Layout;Fabrication and Layout;Fabrication and Layout;Fabrication and Layout;Fabrication and Layout;Fabrication and Layout