集成电路工艺原理5课题.ppt

集成电路工艺原理 第五章 淀积 本章概要 概述 化学气相淀积 介质及其性能 外延 5.1 概述 5.1 概述 5.1 概述 5.1 概述 5.1 概述 5.1 概述 5.1 概述 5.1 概述 5.1 概述 5.1 概述 5.1 概述 5.1 概述 5.1 概述 5.2 化学汽相淀积 5.2 化学汽相淀积 5.2 化学汽相淀积 5.2 化学汽相淀积 5.2 化学汽相淀积 5.2 化学汽相淀积 5.2 化学汽相淀积 5.2 化学汽相淀积 5.2 化学汽相淀积 5.2 化学汽相淀积 5.2 化学汽相淀积 5.2 化学汽相淀积 5.2 化学汽相淀积 5.2 化学汽相淀积 5.2 化学汽相淀积 5.2 化学汽相淀积 5.2 化学汽相淀积 5.2 化学汽相淀积 5.2 化学汽相淀积 5.2 化学汽相淀积 5.2 化学汽相淀积 5.2 化学汽相淀积 5.2 化学汽相淀积 5.2 化学汽相淀积 5.2 化学汽相淀积 5.2 化学汽相淀积 5.2 化学汽相淀积 5.2 化学汽相淀积 5.2 化学汽相淀积 5.2 化学汽相淀积 5.2 化学汽相淀积 5.2 化学汽相淀积 5.2 化学汽相淀积 5.2 化学汽相淀积 5.2 化学汽相淀积 5.2 化学汽相淀积 5.2 化学汽相淀积 5.2 化学汽相淀积 5.2 化学汽相淀积 5.2 化学汽相淀积 5.2 化学汽相淀积 5.3 介质及其性能 5.3 介质及其性能 5.3 介质及其性能 5.3 介质及其性能 5.3 介质及其性能 5.3 介质及其性能 5.3 介质及其性能 5.3 介质及其性能 5.3 介质及其性能 5.3 介质及其性能 5.3 介质及其性能 5.3 介质及其性能 5.3 介质及其性能 5.3 介质及其性能 5.3 介质及其性能 5.3 介质及其性能 5.4 外延 5.4 外延 5.4 外延 5.4 外延 5.4 外延 5.4 外延 5.4 外延 5.4 外延 5.4 外延 5.4 外延 5.4 外延 5.4 外延 5.4 外延 5.4 外延 5.4 外延 5.4 外延 DRAM叠层电容示意图谈 SiO2 介质 掺杂多晶硅电容极板 掺杂多晶硅电容极板 埋接触孔扩散 SiO2 dielectric Doped polysilicon capacitor plate Doped polysilicon capacitor plate Buried contact diffusion 高K值绝缘介质应用 高K值绝缘介质应用 一种很有潜力的高k材料是Ta2O5，其k值一般为20-30，并且很容易集成到现在通用的工艺中。但是，DRAM单元对存储材料和界面的漏电流及击穿电压敏感。为了补偿这一点，DRAM单元要求更厚的Ta2O5 ，这减弱了Ta2O5的优势。另一种有潜力的高k介质是（BaSr）TiO3(或写成BST)，与常规的绝缘介质相比，BST材料单位面积的电容值有显著的提高。 由于器件等比例缩小，目前器件的栅氧厚度变得非常薄，对未来的50nm器件而言，栅氧厚度要求小于10?，这需要有新的高k栅介质材料。在mos晶体管中，栅介质需要承受栅电极和下面衬底之间很高的电压。薄栅氧会受到隧穿电流的影响，当栅氧厚度低于15-20 ?时，隧穿电流会成为一个严重的问题。将会导致阈值电压的漂移，并最终由于无法切换开关状态而使电路失效。 器件隔离 MOS硅片制造中的器件隔离技术为硅片上的器件提供了电学隔离。隔离技术用来减少或消除在MOS平面制造中的寄生场效应晶体管。隔离技术必须适应不同器件技术间的等比例缩小（如结深、栅氧厚度等）。 目前MOS技术中的两个基本隔离技术是：通过硅的局部氧化（LOCOS）隔离实现的局部场隔离和浅槽隔离（STI）。 局部氧化（LOCOS） 浅槽隔离（STI） 在0.25um以下的技术节点中，浅槽隔离（STI）技术被广泛应用。STI取代LOCOS的原因有如下几点： 更有效的器件隔离需要，尤其对DRAM器件而言； 对晶体管隔离而言，表面积显著减小； 超强的闩锁保护能力； 对沟道没有侵蚀作用； 与CMP的兼容。 浅槽隔离（STI） 浅槽隔离（STI） 旋涂绝缘介质 旋涂玻璃 (SOG) 旋涂绝缘介质 (SOD) 有许多低k绝缘介质采用硅片旋涂的方法，称为旋涂绝缘介质（SOD），应用这些材料的工艺类似于低成本IC制造中的旋涂玻璃（SOG）。 用 Spin-On-Glass 填充间隙 2) 处理后的SOG 最初的SOG 间隙填充 CVD 氧化硅帽 Cap HSQ 低k值绝缘介质工艺参数 外延生长定义 外延就是在单晶衬底上淀积一层薄的单晶层（见下图），新淀积的这层称为外延层。外延