3存储器系统解说.doc

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
《第5章 多级结构的存储器系统 》 主要内容:RAM、SRAM、DRAM、ROM、EEROM、磁盘、光盘、内存、外存、高速缓存、 虚拟存储器、程序运行的局部性原理、多级存储系统 5.1 概述 从物理层面看 半导体存储器:SRAM,DRAM,ROM,EEPROM…… 磁盘存储器:硬盘 光盘存储器 从冯诺依曼计算机的组织结构看,从CPU的角度看,存储器分为: 内存(主存):存放计算机中当前运行的程序和数据。CPU从内存中读取指令和数据,并把计算结果写回内存。主存使用半导体存储器。 外存(辅存):存放计算机中的程序和数据,在CPU需要时才调往主存。所存储的信息可以长期保存。外存主要由硬盘、磁带、光盘等构成。 相对于内存,外存读写速度慢,但容量大,价格低廉。 从逻辑角度,存储器系统分为3级,2个层次,包括: 缓存层次:由缓存(Cache)-主存构成。目的是为了和CPU的速度相匹配。缓存是速度比主存快、容量比主存小的半导体存储器SRAM组成。 虚存层次:由主存-辅存构成。目的是为了和CPU希望访问信息的容量相匹配。 根本目的是使CPU访问存储器的读写速度接近于高速缓存,容量和成本接近于虚存,实现一个性能/价格比较高的存储系统。 层次间应满足的原则 : 一致性原则:处在不同层次的同一个信息应保持相同的值。 包含性原则:处在内层的信息一定被包含在其外层的存储器中,反之不成立。 存储器系统能够有效工作的根本原因:程序的局部性特征。 早期的计算机直接访问内存,没有缓存和虚存。 5.2 存储器分类 按存储介质分类: 半导体存储器: MOS型存储器:集成度高、功耗低、成本低;但速度慢。 双极型(TTL型或ECL型): 用作主存或高速缓存。 磁表面存储器: 将磁性材料涂复于金属或塑料基体上,用磁层记录信息,例如磁盘、磁带等。 容量大、速度慢、价格低,一般用作辅助存储器。 光存储器: 基于激光技术的存储器,如光盘。 存储容量很大,用作辅助存储器。 按访问方式分类: 随机访问存储器(Random Access Memory, RAM) 访问任何一个单元的时间都相同。 RAM的物理实现是半导体存储器。 主存和高速缓存都属于随机访问工作方式。 只读存储器(Read Only Memory, ROM): 只可一次写入、多次读出,与RAM类似。 可靠性高和成本低。 ROM和RAM可以共享主存的地址空间,是主存的组成部分。ROM用来保存断电后依然不丢失的信息,例如计算机的引导程序,各种字符及符号的字型库等。 顺序访问存储器(Serial Access Storage): 访问不同存储单元需要的时间不同。 磁盘、磁带等磁介质存储器属于这种工作方式。 按信息是否易失分类: RAM中保存的信息在断电后立即消失,被称作易失性存储器。 ROM、磁性存储器、光存储器中保存的信息能长期保存,不受断电的影响,称作非易失性存储器。 如果当前操作的结果保存在易失性存储器中,必须将其转移到非易失性存储器中,才可以结束当前的工作;否则,这些信息将被丢失。 5.3 主存储器RAM的基本原理: 主存储器是整个存储系统的核心,计算机运行期间所需的程序和数据都存放在这里,CPU可直接地、随机地访问主存中任何单元。 主存储器是随机访问存储器,可由RAM和ROM组成。 RAM的结构 5.3.1 静态存储器(SRAM)Static Random Access Memory 基本存储元是触发器。 Sel:地址选择线,即字线。地址译码器的输出,用于选择字。 Sel=0 时,晶体管T截止,触发器与外界隔离,实现信息存储。 Sel=1 时,晶体管T导通,结点a与结点data接通。 Write =1且 Read =0: 数据输入端di与结点data接通。 若sel=1,则新的信号值将到达结点a,经过2级反向器的传输 延迟后,再次到达结点a,形成反馈。触发器将保持此值不变。 实现写入存储元的功能。 Write =0且 Read =1: 结点data与数据输入端di断开,而与数据输出端qi接通; 使触发器中原来保存的值到达SRAM的输出端qi。 实现从存储元读出的功能。 5.3.2 动态存储器 Dynamic Random Access Memory(DRAM) 的基本原理: 虚线框内是DRAM的基本存储元。 依靠储存在电容C上的电荷保存信息。 电容C上有电荷表示1;电容C上无电荷表示0。 Sel = 1时,DRAM的基本单元被选中,MOS晶体管T 导通,可以通过T向电容C充电或放电。 Sel =0 时,晶体管T截止,电容C被隔离,电容上的 电荷得以保存。 写数据: data =1,通过晶体管T向电容C充电; data =0,电容C上的电荷通过晶体管T向结

文档评论(0)

舞林宝贝 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档