设计模板精编.doc

数字电子技术课程设计报告 题 目: 数字钟的设计与制作 学 年： 2013~2014学年 学 期: 第二学期 专 业 班 级: 物理与电子工程学院2012级通信工程 组 长： 马婷婷（2012080148） 小组成员：杨 瑾（2012080136） 张秀会（2012080130） 邵春燕（2012080126） 成 媛（2012080127） 谭慧敏（2012080128） 指导教师：姜春玲 泰山学院学士学位论文（设计） 目录 Ш 目录 TOC \o 1-3 \h \z \u   HYPERLINK \l _Toc326580703 1设计目的 1  HYPERLINK \l _Toc326580704 2设计指标 1  HYPERLINK \l _Toc326580704 3设计方案及总体框图 1  HYPERLINK \l _Toc326580704 4各模块电路设计及原理  PAGEREF _Toc326580704 \h 2  HYPERLINK \l _Toc326580706 4.1秒脉冲发生器  PAGEREF _Toc326580706 \h 2  HYPERLINK \l _Toc326580706 4.2计数电路 3  HYPERLINK \l _Toc326580706 4.3显示电路 4  HYPERLINK \l _Toc326580706 4.4校准电路 5  HYPERLINK \l _Toc326580706 4.5整点报时电路 5  HYPERLINK \l _Toc326580704 5总电路及其原理 6  HYPERLINK \l _Toc326580704 6系统调试与结果 7  HYPERLINK \l _Toc326580723 7主要元件及设备 9  HYPERLINK \l _Toc326580726 8设计体会与建议 9  HYPERLINK \l _Toc326580728 9 附录 10 数字时钟设计  PAGE \* MERGEFORMAT 13 一、设计目的 设计一种简单数字钟，该数字中具有基本功能，包括准确计时，以数字形式显示时、分、秒。(注：由于数字电路实验箱本身提供任意频率的时钟，因此振荡器、分频器不需设计。) 数字钟计时周期是24，因此必须设置24计数器，秒，分，时由七段数码管显示。为使数字钟走时与标准时间一致，校时电路是必不可少的。 二、设计指标 1.显示时、分、秒； 2.采用24小时制； 3.具有校时功能，可以对小时和分单独校时，对分校时的时候，停止分向小时进位，校时时钟源可以手动输入或借用电路中的时钟； 4.具有正点报时功能，正点前1秒蜂鸣器响； 5.为了保证计时准确、稳定，由晶体振荡器提供标准时间的基准信号。 三．设计方案及总体框 1、方案选择 数字时钟实际上是有一个对标准频率（1HZ）进行计数的计数电路为主要部分构成的。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。通常使用石英晶体振荡电路来构成数字钟的标准时间基准信号。 2、课程设计的一般方法 总体方案框图单元电路设计与参数计算电子元件选择单元电路之间连接电路搭接调试电路修改绘制总体电路撰写设计报告(课程设计说明书) 3、数字钟设计总体框图 数字电子钟由秒脉冲发生器、秒计数及显示电路、分计数及显示电路、时计数及显示电路、校准电路、整点报时电路几部分构成。总体设计框图如图1所示 图1 数字钟总体设计框图 设计原理如图2： 图2 数字钟设计原理图 四．各模块电路设计及原理 4.1、秒脉冲发生器 原理：由于石英晶体振荡器产生的频率很高，要得到秒脉冲，需要用分频电路。计数器进行了十四分频，再送入D触发器进行了二分频后得到1HZ的方波信号作为秒脉冲信号。如图3 4.2、计数电路 数字钟的计数电路是用两个六十进制和一个二十四进制计数电路实现的。 秒六十进制计数器 用一块，其集成块74ls04（1）和一块74ls00（1）、74ls04(1)按置数法接成六十进制计数器第一块74ls160（1）的RD、LD、ENP、ENT(1脚、9脚、7脚、10脚)接高电平。CP（2脚）接1HZ的秒脉冲，Q0、Q1、Q2、Q3、（14脚、13脚、12脚、11脚）接译码电路7448的输入端A、B、C、D。CP（15脚）接入74ls04(1)的1A（1脚），由74ls04(1)的1Y（2脚）接入第二片74ls160（2