多功能标准时钟设计精编.docVIP

多功能标准时钟设计 [摘要]时钟对人们的日常工作、生活、学习都有着非常重要的作用，有了统一的时间，才能使生活井然有序。多功能时钟能更加准确提供标准的时间。完整的显示定时、倒计时、校时、日历等多功能为人们的生活提供方便。具体设计要求如下：用单片机编程来实现输入信号的计时、驱动显示等功能，具有年、月、日、星期、时、分、秒显示功能。 [关键词]设计译码 驱动 数码管显示电路 目录  HYPERLINK \l _To1.引言 1  HYPERLINK \l _To2.方案论证 2  TOC \o 1-4 \h \z \u  HYPERLINK \l _To3.多功能标准时钟及FPGA简介 3  HYPERLINK \l _To3.1时钟的发展 3  HYPERLINK \l _To3.2 FPGA简介 3  HYPERLINK \l _To3.3　电子时钟的工作原理 3  HYPERLINK \l _To4.多功能标准时钟各功能模块实现 5  HYPERLINK \l _To4.1　时钟问题 5  HYPERLINK \l _To4.2　时钟的控制系统 6  HYPERLINK \l _To4.3　主控制模块 maincontrol 6  HYPERLINK \l _To4.4　时间及其设置模块 time_auto_and_set 7  HYPERLINK \l _To4.5　秒表模块 stopwatch 14  HYPERLINK \l _To4.6　日期显示与设置模块 date_main 14  HYPERLINK \l _To4.7　闹钟模块alarmclock 15  HYPERLINK \l _To4.8　分频模块 fdiv 16  HYPERLINK \l _To4.9　顶层模块图 16  HYPERLINK \l _To5.附录 19  HYPERLINK \l _To6.总结 32  HYPERLINK \l _To参考文献 33  PAGE \* MERGEFORMAT 2 引 言 随着科学技术的迅猛发展,电子工业界经历了巨大的飞跃。集成电路的设计正朝着速度快、性能高、容量大、体积小和微功耗的方向发展。基于这种情况,可编程逻辑器件的出现和发展大大改变了传统的系统设计方法。可编程逻辑器件和相应的设计技术体现在三个主要方面:一是可编程逻辑器件的芯片技术;二是适用于可逻辑编程器件的硬件编程技术,三是可编程逻辑器件设计的EDA开发工具,它主要用来进行可编程逻辑器件应用的具体实现。在本实验中采用了集成度较高的FPGA 可编程逻辑器件, 选用了VHDL硬件描述语言和MAX + p lusⅡ开发软件。VHDL硬件描述语言在电子设计自动化( EDA)中扮演着重要的角色。由于采用了具有多层次描述系统硬件功能的能力的“自顶向下”( Top - Down)和基于库(L ibrary - Based)的全新设计方法,它使设计师们摆脱了大量的辅助设计工作,而把精力集中于创造性的方案与概念构思上,用新的思路来发掘硬件设备的潜力,从而极大地提高了设计效率,缩短了产品的研制周期。MAX + p lusⅡ是集成了编辑器、仿真工具、检查/分析工具和优化/综合工具的这些所有开发工具的一种集成的开发环境,通过该开发环境能够很方便的检验设计的仿真结果以及建立起与可编程逻辑器件的管脚之间对应的关系。 方案论证 方案1. 利用可编程逻辑器件PLD实现。可编程逻辑器件PLD具有集成度高、速度快、功耗小、可靠性高等优点，且EDA软件的功能和时序仿真功能使得电路的调试变得十分方便，可以很好的完成时钟的功能。 方案2. 利用单片机内部具有的计数器实现时钟功能。以12MHZ晶振为例，通过计算可知，使定时器每50ms产生一次中断，当产生20次中断后秒单元将加一，以此类推，从而实现时分秒的实现，并加以显示，这种方法存在由于系统晶振误差、温漂、中断响应时间的不确定性。断电也会出现时间的停止。 通过以上两种方案的比较，决定采用方案1，因为方案一实现简单，且易于调试，方便。 PAGE \* MERGEFORMAT 33 3.多功能标准时钟及FPGA简介 3.1时钟的