级计算机组成原理期末考试复习大纲资料.pptVIP

2012-2013（1）复习大纲;第1章;第2章;74182;a4b0 a3b0 a2b0 a1b0 a0b0;返回;;一、浮点加法、减法运算的操作步骤： ; 0. 1 0 1 0 +0. 1 1 0 1 0 1. 0 1 1 1; 1. 0 1 0 1（-0.1011） + 0. 0 1 1 0（ 0.0110） 1. 1 0 1 1;一、浮点加法、减法运算的操作步骤： ;第3章---存储器系统;例题1.设CPU有16根地址线、8根数据线，并用 MREQ作为访存控制信号（低电平有效），用WR作为读/写控制信号（高电平为读，低电平为写）。现有如下存储芯片： 1K*4位RAM、4K*8位RAM、8K*8位RAM、 2K*8位ROM、4K*8位ROM、8K*8位ROM，及74138译码器和各种与门、非门电路。 画出CPU与存储器的连接图，要求： 1）主存地址空间分配： 6000H~67FFH为系统程序区； 6800H~6BFFH为用户程序区。 2）合理选择芯片，画出存储芯片的片选逻辑图。;解：1）计算主存地址空间的分配 A15~A12 A11~A8 A7~A4 A3~A0 0 1 1 0 0 0 0 0 0…… ……0 0 1 1 0 0 1 1 1 1…… ……1 系统程序区2K*8位，采取1片2K*8位的ROM存储芯片构成 0 1 1 0 1 0 0 0 0…… ……0 0 1 1 0 1 0 1 1 1…… ……1 用户程序区1K*8位，采用2片1K*4位的 RAM存储芯片构成;2）分配CPU地址线： 2K ROM芯片内部使用11根地址A0~A10 1K RAM芯片内部使用10根地址A0~A9，2个位扩展的RAM芯片CS信号相同； 3-8线译码器：地址输入使用A13,A12,A11，译码输出Y4给ROM作片选，Y5给RAM作片选，3个使能输入使用A15,A14,MREQ信号； ;;2K*8位 ROM;例题2.CPU及其它芯片都同例题1，画出CPU与存储器的连接图。要求主存的地址空间满足如下条件： 1）最小8K地址为系统程序区，与其相邻的 16K地址为用户程序区； 2）最大4K地址空间为系统程序工作区。 详细画出存储芯片的片选逻辑，并指出存储芯片的种类及片数。 1K*4位RAM、4K*8位RAM、8K*8位RAM、 2K*8位ROM、4K*8位ROM、8K*8位ROM;解：1）计算主存地址空间的分配 A15~A12 A11~A8 A7~A4 A3~A0 0 0 0 0 0 0 0 0 0…… ……0 0 0 0 1 1 1 1 1 1…… ……1 最小的8K*8位系统程序区，选1片ROM 0 0 1 0 0 0 0 0 0…… ……0 0 0 1 1 1 1 1 1 1…… ……1 0 1 0 0 0 0 0 0 0…… ……0 0 1 0 1 1 1 1 1 1…… ……1 相邻的16K*8位用户程序区，选2片8K*8位的RAM，命名为RAM1，RAM2 （思考：能否选择4K*8位的RAM构成？）;A15~A12 A11~A8 A7~A4 A3~A0 1 1 1 1 0 0 0 0 0…… ……0 1 1 1 1 1 1 1 1 1…… ……1 最大地址空间的4K*8位，为系统程序工作区，采用1片4K的RAM芯片，命名为RAM3 ;分配CPU地址线： A0~A12: 1片8K*8 ROM，2片8K*8位RAM1和RAM2芯片内部地址线； A0~A11：1片4K*8位RAM3内部地址线； 片选信号： A15A14A13作为3-8译码器的地址输入，译码输出Y0,Y1,Y2分别是ROM,RAM1,RAM2的片选信号，Y7与A12共同产生RAM3的片选信号；;;例题3.设CPU有20根地址线和16根数据线，并用IO/M作为访存控制信号，RD为读命令，WR为写命令。CPU可通过BHE和A0来控制字节或字两种形式访存（如下表所示），RAM芯片有64K*8位、32K*8位、32K*16位，试问： 1）CPU按字节和字访问的地址范围各是多少？ 2）CPU按字节访问时需分奇偶体，且最大64KB为程序区，与其相邻的64KB为用户程序区