EDA原理 第12章 通用异步接收发送器的设计和实现.pptVIP

通用异步接收发送器 的设计和实现; UART的设计和实现-本章概要; UART的设计和实现-设计原理 ; UART的设计和实现-设计原理; UART的设计和实现-符号描述图;UART的设计和实现-原理和设计描述 ;UART的设计和实现-原理和设计描述符号;UART的设计和实现-原理和设计描述;UART的设计和实现-接收模块的设计 ;UART的设计和实现-接收模块状态机;UART的设计和实现-接收模块状态机原理;UART的设计和实现-接收模块状态机原理;UART的设计和实现-差错控制的实现;UART的设计和实现-接收模块内各个子模块的连接关系;UART的设计和实现-发送模块的设计 ;UART的设计和实现-发送模块的状态机;UART的设计和实现-发送模块的状态机;UART的设计和实现-发送模块的状态机;UART的设计和实现-发送模块的状态机内部结构;UART的设计和实现-UART的VHDL设计代码 ;UART的设计和实现-UART的VHDL设计代码;UART的设计和实现-UART的VHDL设计代码;UART的设计和实现-UART的VHDL设计代码;UART的设计和实现-UART的VHDL设计代码;------------------------------------------------------------------------- --Title: 传输延迟计数器 ------------------------------------------------------------------------- process (CLK, tDelayCtr) begin if (CLK = 1 and CLKevent) then if (tDelayCtr = baudRate or tDelayRst = 1) then tDelayCtr = 0000000000000; else tDelayCtr = tDelayCtr+1; end if; end if; end process; -------------------------------------------------------------------------;------------------------------------------------------------------------- --Title: ctr 设置 ------------------------------------------------------------------------- process (CLK) begin if CLK = 1 and CLKEvent then if ctRst = 1 then ctr = 0000; elsif clkDiv = baudDivide then ctr = ctr + 1; else ctr = ctr; end if; end if; end process;;--------------------------------------------------------------------------- --Title: 传输计数器 ------------------------------------------------------------------------- process (CLK, tClkRST) begin if (CLK = 1 and CLKevent) then if tClkRST = 1 then tfCtr = 0000; elsif tfIncr = 1 then tfCtr = tfCtr +1; end if; end if; end process;;------------------------------------------------------------------------- --Title: 错误和RDA标志控制器 ---------------------------------------------