ch3_VHDL设计初步课题.ppt

第3章 VHDL设计初步; 在VHDL中，一个相对完整的VHDL程序称为设计实体。设计实体是VHDL程序的基本单元。它可以是一个复杂的系统，如cpu系统，也可以是一个芯片、逻辑器件或者一个最简单的门电路，一般来说，一个VHDL程序结构如下图:;打开元件库 打开库中的程序包 ;3.1 组合电路的VHDL设计描述 ;【例3-1】; 这是一个完整的2选1多路选择器的VHDL程序，要注意： （1） VHDL不分大小写，但为了使程序阅读清楚，对保留字采用大写，自己定义的标识符用小写。 （2） _ _ :注释，增加程序可读性，如c中/* */ , / / 。 （3）文件的存盘：必须用实体名。 ;1、库说明 ⑴打开IEEE库 为了提高工作效率，把一些公有信息，如预先定义好的数据类型，或是各种预先设计好的设计实体（程序包）集中在一起，这样，使用者只要打开这个库就可以调用其中的东西。IEEE库是VHDL中最常用的库，它包含有IEEE标准的程序包和支持工业标准的程序包。只要是CPLD FPGA 等芯片公司，他们都会提供标准的定义库，使用时，用Library打开。 ⑵ USE ：打开IEEE库中的STD_LOGIC_1164.ALL中的程序包，使程序包中的内容可以被访问或调用。;2 、实体说明 实体说明定义了硬件的输入输出端口。它是一个独立的语言模块，它描述了器件