MCS单片机硬件结构重点.ppt

第2章 MCS-51单片机结构及原理 ;2.1 MCS-51单片机结构 2. 1.1 MCS-51单片机的内部结构 2. 1.2 MCS-51引脚及功能 2.2 MCS-51的存储器结构 2.3单片机的复位、时钟与时序 2.4并行I/O口 ;;80C51=(1×8)CPU+128BRAM+4KBROM+ (2×16)T/C + (4×8)I/O + 1个UART+5个中断源; 80C51单片机的内部资源主要包括： ;; ;（1）程序计数器（Program Counter——PC）;特点： 具有16位字长→可寻址范围216（=64KB） 具有自动加1功能（计数器）→顺序运行程序功能 具有可被指令修改功能→跳转运行程序功能 复位时，PC值为0 →复位后程序从0开始运行 ;（2）数据指针寄存器（Data Pointer ——DPTR）;2、运算器;（1）累加器（Accumulater——A） ;;CY（PSW.7）进位标志 在进行加或减运算时，如果操作结果最高位有进位或借位时，CY由硬件置“1”，否则清“0”。; AC（PSW.6）辅助进位标志 在进行加或减运算时，如果操作结果的低四位数向高四位产生进位或借位时，将由硬件置“1”，否则清“0”。;F0（PSW.5）和F1（PSW.1）用户标志位 可作为用户自行定义的一个状态标记 ;RS1和 RS0（PSW.4和 PSW.3）工作寄存器组指针 用于选择CPU当前工作寄存器组（R0~R7占用RAM地址空间）;OV（PSW.2）溢出标志 在有符号数运算或乘除运算中若有异常结果，OV置1，否则清0。 根据运算过程中的D6和D7位的变化由硬件自动形成OV值;OV=C6Y C7Y=1 0=1;P（PSW.0）奇偶标志位 该位始终跟踪累加器A中含“1”个数的奇偶性 如果A中有奇数个“1”，则P置“1”，否则置“0”;2.1 MCS-51单片机结构 2. 1.1 MCS-51单片机的内部结构 2. 1.2 MCS-51引脚及功能 2.2 MCS-51的存储器结构 2.3单片机的复位、时钟与时序 2.4并行I/O口 ;MCS-51系列单片机的封装方式与制造工艺有关，采用HMOS制造工艺的51单片机一般采用40只引脚的双列直插封装（DIP——dual in-line package） ;MCS-51单片机除了采用DIP封装方式外，还采用44只引脚方形扁平封装（QFP ——quad flat package）方式，其中4只是无用的。 ;DIP引脚分布 ;（1）电源及晶振引脚;（2）控制引脚 ;（3）并行I/O口引脚 ;;;MCS-51系列单片机采用 哈佛结构，存储器配置如图 ：;;;;;2.1 MCS-51单片机结构 2.2 MCS-51的存储器结构 1.存储器划分方法 2 .程序存储器 3. 数据存储器 2.3单片机的复位、时钟与时序 2.4并行I/O口 ;作用：存放程序运行结果 字长：8位 数量：256B;(1) 低128字节的区域 ①工作寄存器区（00H-1FH） ②可位寻址区（20H-2FH） ③用户RAM区（30H-7FH）;①区共有32个字节单元（00H～1FH），分为4组，每组8个单元，命名为工作寄存器R0～R7)。 任一时刻CPU只能选用一组工作寄存器为当前工作寄存器组。;;利用Rn寄存器进行编程可以提高编程效率： 1）不必考虑存储单元的具体地址 2）可在同名Rn之间进行快速切换 3）寄存器寻址执行指令的速度快;②区共有16个字节单元（20H～2FH），又可划分为128个位地址单元（ 00H～ 7FH），可按两种方式（字节、位）存取数据。;例如，欲将地址(20H)中存放数 0111 0010B的最高位改为1， 而其余不变。;③区共有80个字节单元（ 30H～7FH），是用户RAM区，但只能按字节进行数据存取操作。;（2）高128字节RAM区 ;具有标准的SFR名称和符号、字节地址和位地址;字节地址末位是0或8的SFR，都具有位地址。;;复位——使单片机恢复原始默认状态的操作。;复位条件;2.1 MCS-51单片机结构 2.2 MCS-51的存储器结构 2.3单片机的复位、时钟与时序 1.复位与复位电路 2.时钟电路 3. CPU时序 2.4并行I/O口 ;CPU微操作必须在统一的时钟控制下才能正确进行。 ;2.1 MCS-51单片机结构 2.2 MCS-51