EDA第四章VHDL设计初步调研报告.pptVIP

下载本文档

2
0
约小于1千字
约 40页
2016-07-31 发布于湖北
举报
版权申诉

EDA第四章VHDL设计初步调研报告.ppt

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

第四章 VHDL设计初步;4.1 VHDL概述;4.1 VHDL概述;4.1 VHDL概述; VHDL 用于描述： --输入端口 --输出端口 --电路的行为和功能 VHDL有过两个标准： --IEEE Std 1076-1987 (called VHDL 1987) --IEEE Std 1076-1993 (called VHDL 1993);4.1 VHDL概述;4.2 VHDL程序基本结构;1位半加器;1位半加器;1位半加器;1位半加器;VHDL逻辑操作符和图形;端口信号模式： IN 、OUT、INOUT、BUFFER;VHDL程序的基本结构;VHDL程序设计基本结构 ;VHDL程序的基本结构;VHDL程序的基本结构;VHDL程序的基本结构;VHDL程序的基本结构; ;VHDL程序的基本结构; ;VHDL程序的基本结构;例1 设计一个2选1多路通道;ARCHITECTURE behav OF mux21 IS BEGIN y =a WHEN s = ‘0’ ELSE b WHEN s = ‘1’ ; END ARCHITECTURE behav ；;例2 用VHDL设计D触发器;例2 用VHDL设计D触发器;条件赋值语句赋值条件按书写的先后顺序进行判断 = 两边数据类型必须相同 ;VHDL语法小结2;例3 设计4位加法器;例3 设计4位加法器;4位加法器原理图; VHDL基本语法小结 3;例4 设计4位计数器;例4 设计4位计数器;4位锁存器;例5 设计7段16进制译码器;例5 设计7段16进制译码器;例5 设计7段16进制译码器;例5 设计7段16进制译码器