2008微机原理及应用讲义第四章第8讲.pptVIP

4.3 8086的引脚信号 和工作模式 4.3.0 概述 外部特性表现在其引脚信号上，学习时请特别关注以下几个方面： ⑴ 引脚的功能 ⑵ 信号的流向 ⑶ 有效电平 ⑷ 三态能力 第八讲 4.3.0 概述 8086具有40条引脚，双列直插式封装； 4.3.0 概述 采用分时复用技术，使部分引脚具有双重功能。 从而使8086用40条引脚实现20位地址、16位数据、若干个控制信号及状态信号的传输。 4.3.0 概述 为了尽可能适应各种各样的使用场合，在设计8086芯片时，使它们可以在两种模式下工作，即最小模式和最大模式。 4.3.0 概述 所谓最小模式，就是在系统中只有8086一个CPU，而所有的总线控制信号都由8086直接产生，因此系统中的总线控制电路被减到最少。 4.3.0 概述 而最大模式是相对最小模式而言的； 此时系统中有两个或多个微处理器； 其中一个是主微处理器8086； 其它的称为协处理器，它们协助主微处理器工作。 4.3.1 8086两种模式公用引脚 （1）VCC（40）GND（1，20） 电源、接地引脚 输入； 8086采用单一的+5V电源； 但有两个接地引脚。 4.3.1 8086两种模式公用引脚 （2）AD15～AD0 （2~16，39） 地址／数据复用总线； 双向、三态； 分时输出低16位地址信号及进行数据信号的输入/输出。 4.3.1 8086两种模式公用引脚 所谓三态是指总线输出可以有三个状态： 高电平、低电平和高阻状态。 当处于高阻状态时，该总线在逻辑上与所有连接负载断开。 4.3.1 8086两种模式公用引脚 （3）A19/S6～A16/S3 （35~38） 地址／状态复用线； 输出、三态； 分时输出地址的高4位及状态信息。 4.3.1 8086两种模式公用引脚 其中S6为0用以指示8086当前与总线连通； S5为1表明8086可以响应可屏蔽中断。 4.3.1 8086两种模式公用引脚 S4、S3共有四个组合状态，用以指明当前使 用的段寄存器； 4.3.1 8086两种模式公用引脚 （4）BHE/S7（34） 高8位数据总线有效/状态复用引脚； 三态输出； 表示高8位数据线D15 ～ D8上的数据有效和S7 状态信号； 但S7未定义。 4.3.1 8086两种模式公用引脚 为了更好地理解BHE引脚的意义，我们需要学习8086存储器的结构。 8086存储器的结构 8086存储器的地址空间：1MB，地址范围：00000H～FFFFFH； 每个单元存放8位二进制数； 每个单元对应一个地址。 8086存储器的结构 8086存储器的结构 因为8086有16位数据线，一次可管理部2个单元的数据； 为此需要将存储器分为两个体，按如下的方式来管理。 8086存储器的结构 存储体与总线的连接 4.3.1 8086两种模式公用引脚 （5）RD（32） 读信号； 三态输出； 低电平有效； RD = 0，表示CPU正在读存储器或I/O端口。 4.3.1 8086两种模式公用引脚 （6）READY （22） “准备好”状态信号； 输入，高电平有效。 4.3.1 8086两种模式公用引脚 READY输入引脚接收来自于内存单元或 I/O端口向CPU发来的“准备好”状态信号； 表明内存单元或I/O端口已经准备好进行读写操作。 该信号是协调CPU与内存单元或 I/O 端口之间进行信息传送的联络信号。 4.3.1 8086两种模式公用引脚 （7）TEST（23） 测试信号，输入。 4.3.1 8086两种模式公用引脚 当CPU执行WAIT指令时，CPU每隔5个T状态进行一次测试； 当测试到TEST =1，则CPU 重复执行WAIT指令，即CPU处于空闲等待状态， 直到测试到TEST =0时，等待状态结束，CPU继续执行后续指令。 4.3.1 8086两种模式公用引脚 （8）RESET（21） 复位信号，输入； 该引脚保持4T状态以上时间高电平，则可复位。? 4.3.1 8086两种模式公用引脚 复位后，CPU停止当前操作； 且对FR、IP、DS、SS、ES及指令队列缓冲器清零； 而CS置为FFFFH。 复位后，CPU从FFFF0H开始执行程序。 4.3.1 8086两种模式公用引脚 （9） CLK（19） 时钟信号输入引脚。 4.3.1 8086两种模式公用引脚 要求时钟信号的占空比为33%； 即1/3周期为高电平，2/3周期为低电平。 4.3.1 8086两种模式公用引脚 （10）INTR（18） 可屏蔽中断请求信号； 输入，高电平有效。 4.3.1 8086两种模式公用引脚 当