数字逻辑课设 --- 三位二进制加1计数器研讨.docVIP

课程设计任务书 学生姓名 学生专业班级 指导教师 学 院 名 称 计算机科学与技术学院 题目：三位二进制加1计数器 初始条件：使用D触发器( 74 LS 74 )、“与”门 ( 74 LS 08 )、“或”门( 74 LS 32 )、非门 ( 74 LS 04 )，设计三位二进制加1计数器。 要求完成的主要任务: （包括课程设计工作量及其技术要求，以及说明书撰写等具体要求） 1．能够运用数字逻辑的理论和方法，把时序逻辑电路设计和组合逻辑电路设计相结合，设计一个有实际应用的数字逻辑电路。 2．使用同步时序逻辑电路的设计方法，设计三位二进制加1计数器。写出设计中的三个过程，画出电路图。 3．根据74 LS 74、74 LS 08、74 LS 32、74 LS 04集成电路引脚号，在设计好的三位二进制加1计数器电路图中标上引脚号。 4．在试验设备上，使用74 LS 74、74 LS 08、74 LS 32、74 LS 04集成电路连接、调试和测试三位二进制加1计数器电路。 设计报告书包括，设计逻辑电路，步骤完整和正确。正确和整洁画出逻辑电路图，标出使用的集成电路引脚。实验阶段，连线正确和整洁。记录调试逻辑电路，分析和解决碰见的问题。对实验结果分析，使设计结果满足题目要求。 课程设计