微机原理与接口技术-第2章cpu体系结构3.ppt

描述符的格式 例: 选择子的格式 选择子：加载到段寄存器中的内容 访问局部描述符表LDT 分页原理 芯片组技术 融合处理器 * 芯片组技术-双芯片方案 基于酷睿?2 处理器的 2 芯片方案 基于全新英特尔?酷睿?处理器的 1 芯片方案 ICH10 处理器 ME PCIE控制器 内存控制器 Display I/O 英特尔 4 系列芯片组 DMI FSB(前段总线) 显示接口 PCIe 图形卡 DDR2/3 英特尔 5 系列芯片组 处理器 ME DDR3 内存 控制器 显示接口 Display 英特尔 高清显卡 PCIE 控制器 DMI 英特尔灵活显示接口 (Intel FDI) I/O 时钟 缓冲区 时钟 缓冲区 更高集成度方案 更高性能，更低功耗 芯片组技术-单芯片方案 * 微机原理与接口技术 CPU体系结构 第二章 主要内容 2.1 CPU的发展 2.2 8086/8088 CPU 2.3 80486 CPU 2.4 Pentium CPU 2.5 Itanium CPU(略...) 2.6 80486的工作模式 2.7 80486的外部引脚介绍 2.8 当前 CPU所使用的先进技术 2.3 80486 CPU 80486 CPU组成（7大部分） 总线接口部分 指令预取部分 译码部分 控制部分 运算部分 存储器管理部分 高速缓冲存储器 32根地址总线，寻址范围232=4GB 80486内部功能结构框图 80486 CPU 运算部分 定点运算部件 ALU、移位器和寄存器组 浮点运算部件 浮点运算单元（FPU）和浮点寄存器组。 存储管理部分 分段部件(段是信息的逻辑单位，是程序员的需要) 管理逻辑地址空间，并把逻辑地址转换为线性地址 分页部件(实现内存的离散分配，是系统的需要) 把线性地址转换为物理地址。 分页与分段 1：页是信息的物理单位，分页是为实现物理内存的离散分配方式，提高内存的利用率，分页仅仅是由于系统管理的需要而不是用户的需要。段则是信息的逻辑单位，它含有一组其意义相对完整的信息，分段的目的是为了更好的满足用户的需要。2：页的大小固定且由系统决定，由系统把逻辑地址划分为页号和页内地址两部分，是由机器硬件实现的，因而在系统中只能有一种大小的页面；而段的长度却不固定，决定于系统所编写的程序，通常是编译程序在对源程序进行编译时根据信息的性质来划分的。 80486 CPU 指令预取部件 指令预取部件中包含了两个16字节的队列寄存器。指令预取部件与Cache之间有一条单向的128位宽度的通道，因此，每次从Cache中最多可取16字节的信息。指令预取部件也有一条指向指令译码器的24位宽度的指令代码流的通路。 指令译码器对指令的操作码进行翻译，并把翻译后指令通过指令总线送给控制部件。 80486 CPU 寄存器组 基本结构寄存器 通用寄存器 32位：EAX、EBX、ECX、EDX、ESI、EDI、EBP、ESP 16位：AX、BX、CX、DX、SI、DI、BP、SP 8位：AH、BH、CH、DH、AL、BL、CL、DL。 段寄存器 CS、 DS、 SS、ES 、 FS、GS 指令指针寄存器 IP和EIP 标志寄存器 EFLAGS 80486 CPU CF：进位/借位标志。 AF：辅助进位/借位标志。 SF：符号标志。 ZF：全零标志。 PF：奇偶标志。 OF：溢出标志。 DF：方向标志。 IF：中断允许标志。 TF：陷阱标志。 I/O特权级标志IOPL 任务嵌套标志NT 恢复标志RF 虚拟标志VM 对准检查标志AC 80486 CPU 系统级寄存器 4个控制寄存器 CR0、CR1、CR2、CR3 4个系统地址寄存器 全局描述符表寄存器（GDTR）、局部描述符表寄存器（LDTR）、中断描述符表寄存器（IDTR）和任务寄存器（TR）， 80486在结构上的主要特点 首次采用了RISC技术的X86 CPU。 在芯片内部集成了高速缓冲寄存器Cache和浮点运算部件，从而大大提高了CPU的处理速度。 内部数据总线是64位。 2.4 Pentium CPU(不要求) 与80486相比，Pentium CPU（64位）主要有以下改进： Pentium 具有36位地址线，64位外部数据线，使在一个总线周期内，数据传输量增加了一倍。 Pentium CPU的核心技术是超标量流水线（空间换时间）设计，允许Pentium在单个时钟周期内执行两条整数指令，比相同频率的486DX CPU性能提高一倍。 Pentium 片内采用双重分离式高速缓存Cache，即独立的指令8KB Cache和8KB数据Cache。指令和数据使用不同的C