第三章16位和32位微处理器.ppt

复位后相关寄存器的初始状态 一、80386微处理器的体系结构 二、存储器管理 三、80386的工作方式 四、中断 80386微处理器的主要特点 总线接口部件（BIU） 微处理器与系统的接口 其功能是：在取指令、取数据、分段部件请求和分页部件请求时，有效地满足微处理器对外部总线的传输要求。 BIU能接收多个内部总线请求，并且能按优先权加以选择，最大限度地利用所提供的总线宽度，为这些请求服务。 指令预取部件（IPU） 职责是从存储器预先取出指令 有一个能容纳16条指令的队列 指令译码部件（IDU） 职责是从预取部件的指令队列中取出指令字节，对它们进行译码后存入自身的已译码指令队列中，并且作好供执行部件处理的准备工作。 如果在预译码时发现是转移指令，可提前通知总线接口部件BIU去取目标地址中的指令，取代原预取队列中的顺序指令。 指令执行部件（EU） 由控制部件、数据处理部件和保护测试部件组成。 控制部件中包含着控制ROM、译码电路等微程序驱动机构。 数据处理部件中有8个32位通用寄存器、算术逻辑运算器ALU、一个64位桶形移位器、一个乘除法器和专用的控制逻辑，它负责执行控制部件所选择的数据操作。 保护测试部件用于微程序控制下，执行所有静态的与段有关的违章检验。执行部件EU中还设有一条附加的32位的内部总线及专门的总线控制逻辑，以确保指令的正确完成。 分段部件（SU） 作用是应执行部件的请求，把逻辑地址转换成线性地址。 在完成地址转换的同时还执行总线周期的分段合法性检验。 该部件可以实现任务之间的隔离，也可以实现指令和数据区的再定位。 分页部件（PU） 作用是把由分段部件产生的线性地址转换成物理地址，并且要检验访问是否与页属性相符合。 为了加快线性地址到物理地址的转换速度，80386内设有一个页描述符高速缓冲存储器（TLB），其中可以存储32项页描述符，使得在地址转换期间，大多数情况下不需要到内存中查页目录表和页表。 试验证明TLB的命中率可达98％。 对于在TLB内没有命中的地址转换，80386设有硬件查表功能，从而缓解了因查表引起的速度下降问题。 80386功能结构简图 80386内部寄存器 通用寄存器 段寄存器 系统地址寄存器 指针和标志寄存器 控制寄存器 调试寄存器 测试寄存器 通用寄存器组（32/16/8位） EAX EBX ECX EDX ESI EDI EBP ESP 段寄存器（16位） CS DS ES SS FS GS 80386有6个16位的段寄存器，分别为CS、SS、DS、ES、FS和GS。在保护模式下，段寄存器的内容如图所示。 RPL（D1-D0）：请求者特权级。00为最高级，11为最低级。 TI(D2): 描述符表选择位。0为选择全局描述符表，1为选择局部描述符表。 选择子（D15-D3）: 13位的选择子，用于选择描述符表中的某一个描述符。一个描述符表中，最多有213=8192个描述符。 指令指针及标志寄存器（32位） 指令指针EIP 标志寄存器EFLAGS（增加了4个标志位） IOPL——指定I/0操作处于哪个特权级； NT——当前任务是否嵌套于另一任务； RF——调试结束，下一条指令后恢复程序的执行； VM——是否工作于虚拟8086方式 控制寄存器 80386设置了4个32位的控制寄存器：CR0，CR1，CR2和CR3。 它们和系统地址寄存器一起，保存着全局性的机器状态，主要供操作系统使用。 调试寄存器 80386设有8个32位调试寄存器DR0~DR7，它们为调试提供了硬件支持。 测试寄存器 80386设置了8个32位的测试寄存器TR0~TR7，其中TR0~TR5由INTEL公司保留，用户只能访问TR6，TR7。 TR6是测试控制寄存器，TR7是测试状态寄存器，保存测试结果的状态。 系统地址段寄存器（程序不可见） GDTR—— 48位全局描述符表寄存器 指示全局描述符表的基地址(32位)和表的界限(16位) IDTR —— 48位中断描述符表寄存器 指示中断描述符表的基地址(32位)和表的界限(16位) TR —— 16位任务状态寄存器 LDTR—— 16位局部描述符表寄存器 以上这些寄存器不直接被程序访问。 程序不可见的寄存器 二、80X86的存储器寻址方式 32位内外DB，32位AB，直接寻址：4GB；虚存管理：64TB 实地址模式 用段地址和偏移地址的组合寻址内存的第一个1MB空间 段地址在段寄存器（CS、DS、ES、SS）中 实模式是指微处理器只能对物理存储器（或实际存储器）的1MB空间进行访问的寻址方式，即它只允许微处理器寻址第一个1MB存储器空间，即使是Pentium 4微处理器