数字电子技术第三章20131120.pptVIP

3. 4. 2 数据分配器 ( Data Demultiplexer ) 将 1 路输入数据，根据需要分别传送到 m 个输出端 一、1 路-4 路数据分配器 数据 输入 数据输出 选择控制 0 0 0 1 1 0 1 1 D 0 0 0 0 D 0 0 0 0 D 0 0 0 0 D Y0 Y1 Y2 Y3 1 A1 1 A1 D D A0 1 路-4 路 数据分配器 Y0 Y3 Y1 Y2 A1 真 值 表 函 数 式 逻辑图 二、集成数据分配器 用 3 线-8 线译码器可实现 1 路-8 路数据分配器 数据输出 S1 — 数据输入（D） 地址码 数据输入 (任选一路) S2 — 数据输入（D） 74LS138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 S3 S2 S1 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A0 A1 A2 STB STC STA Y7 * 3. 1 组合电路的分析方法和设计方法 3. 1. 1 组合电路的基本分析方法 一、分析步骤 逻辑图 逻辑表达式 化简 真值表 说明功能 3.1.2 组合电路的基本设计方法 一、 设计步骤 逻辑抽象 列真值表 写表达式 化简或变换 画逻辑图 回 顾 3.2.1 加法器 一、半加器和全加器 1. 半加器（Half Adder） 两个 1 位二进制数相加不考虑低位进位。 Ai+Bi = Si (和) ? Ci (进位) Σ CO Si Ai Bi Ci 2. 全加器（Full Adder） 两个1位二进制数相加，考虑低位进位。 Ai + Bi + Ci -1 ( 低位进位 ) = Si ( 和 ) ? Ci ( 向高位进位 ) Σ CO CI Si Ai Bi Ci-1 Ci 3. 2. 2 数值比较器（Digital Comparator） 一、1 位数值比较器 0 0 0 1 1 0 1 1 0 1 0 0 0 1 1 0 0 0 1 0 真 值 表 函数式 逻辑图 — 用与非门 和非门实现 Ai Bi Li Gi Mi Li ( A B ) Gi ( A = B ) Mi ( A B ) = Ai ⊙ Bi 1位 比较器 Ai Bi Ai 1 1 Bi Mi Gi Li 二、4 位数值比较器 A = A3A2A1A0 A B L = 1 A = B M = 1 A B G = 1 真值表 比 较 输 入 输 出 A3 B3 A2 B2 A1 B1 A0 B0 L G M ? ? ? 1 0 0 = ? ? 1 0 0 = = ? 1 0 0 = = = 1 0 0 = = = = 0 1 0 ? ? ? 0 0 1 = ? ? 0 0 1 = = ? 0 0 1 = = = 0 0 1 B = B3B2B1B0 L G M 4位数值比较器 A3 B3 A2 B2 A1 B1 A0 B0 1 1 1 1 1 1 ≥1 ≥1 1 1 ≥1 ≥1 M L G A2 A1 B3 A3 B2 B1 B0 ≥1 A0 G = (A3⊙B3)(A2⊙B2) (A1⊙B1)(A0⊙B0) 4 位数值比较器 M = A3B3+ (A3⊙B3) A2B2 + (A3⊙B3)(A2⊙B2) A1 B1+ (A3⊙B3)(A2⊙B2)(A1⊙B1) A0B0 L = M+G 1 位数值比较器 Ai Mi Bi Ai⊙Bi AiBi Li Gi AiBi 1 1 比 较 输 入 级 联 输 入 输 出 A3B3 A2B2 A1B1 A0B0 AB A=B AB FA B FA = B FA B ? ? ? ? ? ? 0 0 1 = ? ? ? ? ? 0 0 1 = = ? ? ? ? 0 0 1 = = = ? ? ? 0 0 1 = = = = 0 0 1 0 0 1 = = = = 0 1 0 0 1 0 = = = = 1 0 0 1 0 0 ? ? ? ? ? ? 1 0 0 = ? ? ? ? ? 1 0 0 4 位集成数值比较器的真值表 级联输入：供扩展使用，一般接低位芯片的比较输出，即 接低位芯片的 FA B 、 FA = B 、 F