3 - 13 组合逻辑电路.pptVIP

逻辑电路 组合逻辑电路 输出状态仅和当时的输入状态有关，而与过去输入状态无关 时序逻辑电路 输出状态不仅和当时的输入状态有关，而且与过去的输入状态有关 　内容提要 3.1 逻辑赋值和等价逻辑门 逻辑赋值 建立电路状态和逻辑状态之间的对应关系，以便用逻辑代数的方法来分析和设计逻辑电路。 电路状态用电位（或电平）来表示 数字系统中用高电平和低电平表示逻辑1和0 例如：晶体管逻辑(TTL)电路中 高电平1.8v-5v,低电平0v-0.8v 正逻辑：A/+ 高电平对应逻辑1 低电平对应逻辑0 负逻辑：B/- 低电平对应逻辑1 高电平对应逻辑0 3.1.2 等价逻辑门 等价逻辑门 如果几个逻辑门的实际功能是相同的，则它们为等价逻辑门 3.1.2 等价逻辑门 　内容提要 3.2 组合电路分析 定义：对给定的组合逻辑电路，写出描述其输出变量和输入变量之间的逻辑关系的表达式，作出真值表或功能表，研究其逻辑功能和工作特性。 3.2 组合电路分析举例 例3.2.1 3.2 组合电路分析举例 例3.2.2 3.2 组合电路分析举例 例3.2.4 信号取反 信号取反 　内容提要 3.3 编码器和译码器 3.3.1 编码器 3.3.1 编码器 3.3.1 编码器 3.3.1 编码器 3.3.1 编码器 3.3.1 编码器 3.3.2 译码器 3.3.2 译码器 3.3.2.2 二进制译码器的结构优化 作业 P102 练习三 1，3，4 C B A G1 G2A G2B 74LS138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 例 ） ② 设计： A6 A5 A4 A7 A8 A9 A B C 20H～2FH 40H～4FH 70H～7FH 译码器应用 例） 分析下面电路，写出该译码器选择的地址范 围，以及Y0、Y1、Y2的地址译码范围。 C B A G1 G2A G2B 74LS138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A11 A10 A9 A12 A13 A14 Y0 Y1 Y2 A15 解： ① 1000H～1FFFH ② Y0：1000H～11FFH Y1：1200H～13FFH Y2：1400H～15FFH 2 二进制译码器的结构优化 译码线：译码器电路中除反相器之外的个逻辑门的输入端。即函数成本。 直接译码：输出信号仅由一级运算得到 译码线数=输入代码位数×输出信号个数 例如： 3-8译码器的译码线数3×8=24 4-16译码器的译码线数64 双极译码 把4位代码分成x4 x3和x2 x1两组，先组内译码，然后通过与电路产生最终的译码输出。 ....... 双极译码和单极译码的逻辑功能是相同的，但译码线数减少了。 上图中的译码线数:(2×4+2×4)+2×16=48 补充题：10-1024译码器采用最佳双极结构能减少多少译码线数？ 该编码器有8个信号输入端，3个二进制码输出端。此外，电路还设置了输入使能端EI，输出使能端EO和优先编码工作状态标志GS。　　当EI＝０时，编码器工作；而当EI＝1时、则不论8个输入端为何种状态，3个输出端均为高电平，且优先标志端和输出使能端均为高电平，编码器处于非工作状态。这种情况被称为输入低电平有效，输出也有低电平有效的情况。当EI为０，且至少有一个输入端有编码请求信号（逻辑０）时，优先编码工作状态标志GS为０，表明编码处于工作状态，否则为1。由功能表可知，在8个输入端均无低电平输入信号和只有输入０端（优先级别最低位）有低电平输入时，A2A1A0均为111，出现了输入条件不同而输出代码相同的情况 ，这可由GS的状态加以区别，当GS＝1时，表示8个输入端均无低电平输入，此时A2A1A0＝111为非编码输出；GS＝0时，A2A1A0＝111表示响应输入０的输出代码，A2A1A0＝111为编码输出。EO只有在EI为０，且所有输入端都为1时，输出为０，它可与另一片同样器件的EI连接，以便组成更多输入端的优先编码器。　　从功能表不难看出，输入优先级别的次序依次为7，6，…，０。输入有效信号为低电平，当某一输入端有低电平输入，且比它优先级别高的输入端无低电平输入时，输出端才输出相对应的输入端的代码。例如，输入5为０，且优先级别比它高的输入6和输入7均为1时，输出代码为010，这就是优先编码器的工作原理。 计算机科学与技术学院 第三章 组合逻辑电路 数字系统逻辑设计 Digital System and Logic Design 主编：王维华、曲兆瑞 山东大学出版社 主讲人：李 新 山东大学 计算