Chapter 3 Digital Circuits.pptVIP

输出电平？？ 造成逻辑混乱 很大的负载电流 同时流过输出级 可使门电路损坏 Open-Drain Outputs (漏极开路输出) VCC A Z Active Pull-Up ( 有源上拉 ) VCC B 低 高 有源上拉的CMOS器件 其输出端不能直接相联 100? 1M? 100? 1M? A B Z VCC VCC ’ R 上拉电阻 A B Z 希望尽量小，减少上升时间 太小则吸收电流太大 Applictions：Driving LED、Wired logic (线与)、Multisource Buses Open-Drain Outputs (漏极开路输出) Logic Symbol Wired Logic of Open-Drain Outputs A B Z VCC VCC R C D VCC Z = Z1 · Z2 = (A·B)’ · (C·D)’ = (A·B + C·D)’ Z1 Z2 Wired AND (线与) 第4章 反演定理 3.8 CMOS Logic Families HC、HCT 高速 VHC、VHCT FCT、FCT-T CMOS 4000（4500）系列 74 54 FAM nn 器件标号 功 能 如：74HC00 四2输入与非门 3.9 Bipolar Logic (双极逻辑) Diode Transfer Characteristic (二极管开关特性) Thresholds(门限电压) Breakdown (反向击穿) Leakage Current (漏电流) v i VT I s ＋ + Rf Vd Forward Biased (正偏、导通) + Reverse Biased (反偏、截止) Diode Logic (二极管逻辑) A B D1 D2 R VCC Y 0～2V Low 0 2～3V Undefined 3～5V High 1 Diode AND Gate 3.9 Bipolar Logic (双极逻辑) 电平偏移：输出和输入的数值不相等 不能直接驱动负载 通常用于集成电路内部的逻辑单元 Bipolar Junction Transistors (双极结型晶体管) 截止区 放大区 饱和区 Base (基极) Collector (集电极) Emitter 发射极 VCC vo + - vi + - RB RC iC Transistor Logic Inverter ( 三极管反相器 ) Schottky Transistors (肖特基晶体管) 三极管内部电荷的建立和消散都需要时间 ——存储时间（传输延迟的重要部分） 确保晶体管正常工作时不进入深度饱和 利用肖特基二极管Vd = 0.25V base collector emitter 3.10 Transistor-Transistor Logic (晶体管－晶体管逻辑) TTL NAND Gate Operating Principle TTL Logic Electrical Behavior Logic Levels and Noise Margins Fan-out, Driving ability, Behavior of Resistive loads Unused Inputs Other TTL Gate Types Tri-State output, Open-Collector Gate NOR Gate, Non-inverter —— TTL系列 LOW ：0.0～0.8V HIGH ：2.0~5.0V A B Z VCC = +5V Q2 Q3 Q4 Q5 Q6 D1A D1B Push-Pull Output ( 推拉式输出 ) TTL NAND Gate Push-Pull Output 推拉式输出 二极管与门 输入 保护 低 导 通 截 止 截止 高 低 A B Z VCC = +5V Q2 Q3 Q4 Q5 Q6 D1A D1B TTL NAND Gate 分 相 器 二极管与门 输入 保护 高 导 通 导通 1.0V 0.7V A B Z VCC = +5V Q2 Q3 Q4 Q5 Q6 D1A D1B Push-Pull Output ( 推拉式输出 ) TTL NAND Gate TTL Families H High Speed (高速) S Schottkey (肖特基) L Low Power [低功耗（LS）] A Advanced (高级)（AS、ALS） F Fast Speed (快速 ) 74 54 FAM nn Device Marks