基于FPGA的简易逻辑仪的设计与仿真完整毕业设计论文学案.docx

目 录 摘 要 Abstract 前 言 第一章 概述 1.1 选题背景 1.2 FPGA简介 第二章 设计方案 2.1 设计任务和要求 6 2.2 总体设计方案 6 第三章 系统子模块实现与仿真分析 3.1 数字信号发生器实现与仿真 9 3.1.1 数字信号发生器的软件流程图和组成框图 9 3.1.2 带异步置位/复位的通用八位寄存器 10 3.1.3 任意分频器 11 3.1.4 循环移位寄存器 12 3.1.5 数字信号发生器仿真 13 3.2 触发电路实现与仿真 4 3.3 存储器REGN的实现与仿真 5 3.4 640分频器FREQ的实现与仿真 6 3.5 存储器RAM的实现与仿真 7 第四章 系统顶层的实现与仿真 20 4.1 系统顶层原理图 4.2 系统顶层仿真图 结论 参考文献 致谢 附录  摘 要 逻辑分析仪是一种类似于示波器，用来分析测量数字系统的逻辑波形和逻辑关系的仪器设备。在每个时钟到来，并且与预置的触发字逻辑状态相同时，将触发之后的数据进行储存、处理并输出显示到屏幕上。本文采用FPGA开发器件设计一个8通道的简易逻辑分析仪，实现对输入的8路逻辑信号进行数据判断、数据存储、采集和处理，然后输出显示的功能。其功能参数分别是采样率为100KHz，每通道存储深度为32bit。 本次设计使用