北方民族大学09-10学年春季学期EDA技术试卷(A卷).docVIP

北方民族大学试卷 题目 一 二 三 四 总成绩 复核 得分 阅卷教师 课程代码：课程： EDA技术基础 A卷 一、填空题（每空2分，共30分） 1、利用EDA技术进行电子系统设计的最后目标完成___________________的设计和实现。 2、现代数字系统的设计采用___________________________的设计方法。 3、可编程逻辑器件从结构上可分为两大类：_________________________ 结构器件和______________________________结构器件。 4、知识产权核简称IP核，它分为 固核、_____________和_______________。 5、__________________和__________________是设计实体的基本组成部分，它们构成最基本的VHDL程序。 6、在VHDL中，所有合法的___________________都必须放在PROCESS语句中。 7、EDA开发工具可以完成两种不同级别的仿真测试：和_____________________。 8、从状态机的信号输出方式上分有_________________和__________________两种状态机。 9、目前被IEEE确立为标准硬件描述语言的是VHDL和_____________。 10、8个状态的一位热码编码状态机中, 采用________________位触发器来表示编码位数。 二、单项选择题（每题2分，共20分） 1、将设计的系统或电路按照EDA开发软件的要求的某种形式表示出来，并送入计算机的过程称为（ ）。 A/ 设计输入 B/ 设计输出 C/ 仿真 D/ 综合 2、在EDA工具中，能完成在目标系统器件上布局布线的工具软件称为（ ）。 A/ 仿真器 B/ 综合器 C/ 下载器 D/ 适配器 3、执行QUARTUSⅡ的（ ）命令，可以检查设计电路错误。 A/ Create Default Symbol B/ Start Compilation C/ Simulator D/ Timing Analyzer 4、QUARTUSⅡ的图形设计文件类型是（ ）。 A/ .v B/ .bdf C/ .vhd D/ .vwf 5、VHDL常用的库是（ ）标准库。 A/ IEEE B/ STD C/ WORK D/ PACKAGE 6、在VHDL的并行语句之间，可以用（ ）来传递信息。 A/ 信号 B/ 常量 C/ 变量 D/ 标量 7、在VHDL中，用词句（ ）表示检测clock的下降沿。 A/ clock’EVENT B/ rising_edge c,ock C/ clock’EVENT AND clock ’0’ D/ clock ’1’ 8、在VHDL中，（ ）不能将信息带出对它定义的当前。 A/ 信号 B/ 常量 C/ 变量 D/ 数据 9、 VHDL的设计实体可以被高层欠的系统（ ），成为系统的一部分。 A/ 输入 B/ 输僺 C/ 仿真 D/ 调用 10、使用QUARTUSⅡ工具软件建立仿真文件，应采用（ ）模式。 A/ 图形编辑 B/ 文本编辑 C/ 符号编辑 D/ 波形编辑 ENTITY dxxy IS PORT CLK ,CLR,SN: IN STD_LOGIC； C : OUT STD_LOGIC； Q : OUT STD_LOGIC_VECTOR 3 DOWNTO 0 ； END dxxy； Library ieee； Use ieee.std_logic_1164.all； Entity mux21 is Port（a，b，sel：in std_logic； c： out std_logic）； End sam1； Architecture sam1 of mux21 is Begin If sel 0 then c： a；Else c： b； End if； End mux21； 3、分析以下程序，画出电路内部结构图（已知结构体输入为：ME，YOU，输出为：SHE，HE） …………………ARCHITECTURE one OF OUR IS COMPONENT dxxy IS PORT x，y : IN STD_LOGIC； w，z : OUT STD_LOGIC ； END COMPONENT ； COMPONENT xinxi PORT a，b : IN STD_LOGIC； c : OUT STD_LOGIC ； END COMPONENT； SIGNAL d，e，: STD_LOG