CH3_VHDL语言的基本概念.pptVIP

* VHDL語言的基本概念 第三章 儒林圖書公司 TB061 VHDL數位電路設計實務教本 第三版 * VHDL Very High Speed Integrated Circuit (VHSIC) Hardware Description Language Developed by TI, IBM, Intermetrics in 1983 IEEE Std 1076-1987 and 1993 VHDL is a Hardware Description Language, not a programming language. Example * AND_2 a b Y entity and_2 is port (a, b: in std_logic; Y : out std_logic); end and_2; The Entity describes the inputs and outputs architecture dataflow of and_2 is begin Y=a and b; end dataflow; The Architecture describes the box entity name * ENTITY DFF is PORT(CLK,D: IN STD_LOGIC; Q: OUTSTD_LOGIC ); END DFF; ENTITY NAND2 is PORT(A,B: IN bit; Y : OUT bit ); END NAND2; ENTITY用來宣告電路的外部包裝，也就是設計體的介面 ENTITY的描述以「Entity...IS...End」來表示 * Buffer：表示緩衝模式的Port訊號 In：表示該腳位要從外界接收信號 Out：該腳位將傳送信號到外界 Inout：可收送雙向模式的Port信號 VHDL Architecture 結構性描述(Structure Description) 資料流描述（Dataflow Descriptions） 行為性描述（Behavioral Description） * 以「Architecture..of..IS...Begin..End」來表示 用以描述ENTITY所涵蓋的電路行為特性和動作 依描述風格可分為下列三種型式： input output Equations VHDL Structure * ENTITY 描述電路的I/O介面 Package ARCHITECTURE 描述電路的特性和運作 Structural Data Flow Behavioral 不同的描述風格 結構性描述(Structure Description) ARCHITECTURE structure OF NAND2 IS Signal I:BIT; component AND_2 --二輸入的NAND元件與其腳位宣告 port ( I1,I2 : in bit; O1 : out bit ); end component; component INVERTER --NOT元件與其腳位宣告 port ( I1 : in bit; O1 : out bit ); end component; BEGIN Cell1:AND_2 port map(I1=A, I2=B, O1=I); --NAND元件腳位之對應連線關係 Cell2:INVERTER port map(I1=I, O1=C); --NOT元件腳位之對應連線關係 END structure; * 資料流描述（Dataflow Descriptions） architecture Dataflow of NAND2 is begin C=A nand B; end Dataflow; * 布林方程式表示式 :C=(AB)’ 利用布林方程式來表現各信號之間的布林代數關係 屬於並行(Current)敘述的方式 行為性描述（Behavioral Description） * 使用Process敘述的方式來完成（Sequential 執行模式） 屬於高階描述方式(High-level Description) architecture behavior of NAND2 is begin process (A,B) begin if (A=1) and (B=1) the