CAD 课外研学.doc

CAD 课外研学 实验报告 实验名称 全加器设计 学号 姓名 黄潘琦 专业 电子科学与技术 班级 电科（2）班 2014 年 1 月 15 日 Tanner pro CAD工具包 简介 ? 集成电路版图编辑器L-Edit(Layout-Editor)在 国内已具有很高的知名度。Tanner EDA Tools 也是在L-Edit的基础上建立起来的。 ? 整个设计工具总体上可以归纳为电路设计级和 版图设计级两大部分。 ? 即以S-Edit为核心的集成电路设计、模拟、验 证模块和以L-Edit为核心的集成电路版图编辑 与自动布图布线模块。电路设计级包括电路图编辑器S-Edit、电路模拟器T-Spice和高级模型软件、波形编辑器W-Edit、NetTran网表转换器、门电路模拟器GateSim,以及工艺映射库、符合库SchemLib、Spice元件库等软件包，构成一个完整的集成电路设计、模拟、验证体系，每个模块相关联又相对独立，其中S-Edit可以把设计的电路图转换SPICE,VHDL，EDIF和TPR等网表文件输出，提供模拟或自动。S-Edit 编辑电路图 T-Spice 电路分析与模拟 W-Edit 显示T-Spice模拟结果 L-Edit编辑布局图、自动配置与布线、设计规则检查、截面观察、电路转化 LVS 电路图与布图结果对比 一、实验名称 基于tanner pro的全加器设计 二、实验目的 掌握tanner pro cad工具包的各项软件的使用， s-edit编辑环境，设计全加器的原理图 t-spice和w-edit仿真环境，完成全加器的仿真 。 L-edit编辑环境，设计与非/或非门的版图 Lvs环境变量 lvs比较确定工艺规则。 实验原理 加器是能够计算低位进位的二进制加法电路一位全加器由2个半加器组成 一位全加器的逻辑表达式为：S＝A⊕B⊕CiCo＝AB＋BCi＋ACi其中A,B为要相加的数，Ci为进位输入；S为和，Co是进位输出； 表2-1一位全加器的真值表 ADD1 0 0 1 1 0 0 1 1 ADD2 0 1 0 1 0 1 0 1 CARRY_OUT 0 0 0 0 1 1 1 1 SUM 0 1 1 0 1 0 0 1 3、实验内容 1.用S-edit绘制半加器原理图、符号图。 2.用T-spice模拟半加器。 3.用W-edit观察仿真结果波形。 4.再用S-edit绘制连接端口图 5.用L-edit生成版图 6.用LVS对比。 4、实验步骤 一、用S-edit绘制原理图： 1.打开S-edit→新建保存→绘制全加器 2.绘制符号图 3.保存→输出sp文件命名为FullAdder.sp. 各项参数的设定之后仿真波形 再用S-edit绘制连接端口图 1.绘制端口图 7.保存并输出sp文件和tpr文件 8.生成版图 9.用LVS对比。 1.对比后发现并不完全匹配，有warming。 2.修改完成后得到对比结果。 五、实验中遇到的问题 1.用S-edit进行仿真时候找不到文件 Tspice引擎动态链接库Dll操作步骤：点击“Tspice70”下的图标，打开T-Spice模拟分析窗口。 打开Tspice/options/dependencies，此时弹出窗口 左上角Browser/在Tspice70文件夹下选tsp71632.dll/打开; 在左下角Browser/在Tspice70文件夹选winwed32 最后OK设置完成后，可以仿真电路，并出仿真图 2.用S-edit进行仿真时候出错 参数设定时候“l”=0.5u看成数字“1”了，改过来。 实验小结 通过《集成电路CAD与实践》的学习，我对集成电路从系统描述到版图的自动综合设计有了一定了解。通过本次全加器设计实践，掌握集成电路CAD软件的基本使用。 此次CAD综合实践，我选择的课题是全加器电路图和版图设计。通过此次实践，从查资料，画原理图，仿真，修改参数，都是对以前所学数电知识的回顾。从实验过程中，我对应用tanner pro工具进行设计流程巩固理解了。 黄潘琦 2013\1\15