第10章门电路和组合逻辑电路二.pptVIP

10.6 组合逻辑电路 10.6.1 组合逻辑电路的分析 10.6.2 组合逻辑电路的设计 10.7.2 编码器 10.7.3 译码器 10.7.5 加法器 1. 半加器 2. 全加器 应用举例 二进制 十进制：0~9十个数码，“逢十进一”。 在数字电路中，为了把电路的两个状态 (“1”态和“0”态)与数码对应起来，采用二进制。 二进制：0，1两个数码，“逢二进一”。 加法器: 实现二进制加法运算的电路 进位 如： 0 0 0 0 1 1 + 1 0 1 0 1 0 1 0 不考虑低位 来的进位 半加器实现 要考虑低位 来的进位 全加器实现 半加：实现两个一位二进制数相加，不考虑来自低位的进位。 A B 两个输入 表示两个同位相加的数 两个输出 S C 表示半加和 表示向高位的进位 逻辑符号： 半加器： CO A B S C ? 半加器逻辑状态表 A B S C 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 逻辑表达式 逻辑图 =1 . . A B S C * 组合逻辑电路：任何时刻电路的输出状态只取决于该时刻的输入状态，而与该时刻以前的电路状态无关。 组合逻辑电路框图 X1 Xn X2 Y2 Y1 Yn . . . . . . 组合逻辑电路 输入 输出 (1) 由逻辑图写出输出端的逻辑表达式 (2) 运用逻辑代数化简或变换 (3) 列逻辑状态表 (4) 分析逻辑功能 已知逻辑电路 确定 逻辑功能 分析步骤： 例 1：分析下图的逻辑功能 (1) 写出逻辑表达式 Y = Y2 Y3 = A AB B AB . . . A B . . A B . A . . A B B Y1 . A B Y Y3 Y2 . . (2) 应用逻辑代数化简 Y = A AB B AB . . . = A AB +B AB . . = AB +AB 反演律 = A (A+B) +B (A+B) . . 反演律 = A AB +B AB . . (3) 列逻辑状态表 A B Y 0 0 1 1 0 0 1 1 1 0 0 1 Y= AB +AB =A B 逻辑式 (4) 分析逻辑功能 相同为“0”，不同为“1”， 称为“异或”逻辑关系。这种电路称“异或”门。 =1 A B Y 逻辑符号 步骤一，写出输出端Y的逻辑表达式为 步骤二，化简，由于上式已经是符合分析的要求了，所以不需要再化简了； 步骤三，根据输出端逻辑表达式，写出真值表。 步骤一，写出输出端Y的逻辑表达式为 例题10.6.1 0 1 1 0 1 0 0 1 0 0　　0 0 0　　1 0 1　　0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 A B　 C 步骤四，分析真值表后，可发现当输入端A、B、C三个输入变量中，1的取值有奇数个时，输出端Y输出为1，反之，输出端Y输出为0。从真值表分析后可知，该电路可以用来检查3位二进制码的奇偶性，即输入的二进制码含有奇数个1时，其输出信号为有效信号，所以此电路又称为奇偶校验电路。 例3：分析下图的逻辑功能 Y 1 . B A C 1 0 1 A A 写出逻辑式： =AC +BC Y=AC ? BC 设：C=1 封锁 打开 选通A信号 B Y 1 . B A C 0 0 1 设：C=0 封锁 选通B信号 打开 例 3：分析下图的逻辑功能 B 写出逻辑式： =AC +BC Y=AC ? BC 根据逻辑功能要求 逻辑电路 设计 (1) 由逻辑要求，列出逻辑状态表 (2) 由逻辑状态表写出逻辑表达式 (3) 简化和变换逻辑表达式 (4) 画出逻辑图 设计步骤如下： 例题10.6.3 设计一个三人表决器，实现“少数服从多数”的原则。 步骤一，分析给定的逻辑功能，列出相应的真值表： 0 0 0 1 0 1 1 1 0 0 0 0 0 1 0 1 0 0 1