基于FPGA的数存储示波器的设计毕业设计.docVIP

天津职业技术师范大学 Tianjin University of Technology and Education 毕 业 设 计 专 业：应用电子技术教育 班级学号： 学生姓名： 指导教师： 二○一 一年 六 月  天津职业技术师范大学本科生毕业设计 基于FPGA的数字存储示波器的设计 Design a digital oscillograph based on FPGA 专业班级： 学生姓名： 指导教师： 学 院：电子工程学院 年 月 摘 要 本文介绍了一台以FPGA为处理核心的双通道数字存储示波器的设计。设计中模拟通道采用OPA657为阻抗变换缓冲级，提供1TΩ的输入阻抗，VCA824作为增益控制实现了宽带宽，宽范围输出。再由THS4500驱动 ADC ADS831，实现了80Msamp/s采样率，模拟通道的带宽限制为10MHz。数字处理采用SOPC技术，在FPGA内部构建采样FIFO，及数据流触发及分析逻辑，FPGA内建的以NiosII为核心作为处理核心。此示波器的单通道存储深度为8Ksamp，波形刷新率为15帧每秒，具有一定的实时