基于FPGA的数频率计设计.docVIP

本科学生毕业论文 论文题目： 基于FPGA的数字频率计设计 学 院： 电子工程学院 年 级： 2010 专 业： 集成电路设计与集成系统 姓 名： 周景超 学 号： 指导教师： 林连冬 2014年 5 月 11 日 摘要 EDA技术的发展，改变了传统的电子设计方法。FPGA等大规模可编程逻辑器件的广泛应用，使电子设计变得和软件编程一样方便快捷。电子设计技术的进步，也改变了传统频率计的设计方法。 常用的频率测量方法既有模拟的利用电路频率特性测量频率的方法，又有利用脉冲计数测量频率的数字方法。随着数字电路技术的发展，以脉冲计数法为基础衍生出各种改进型的数字测频方法，在测量精度、测量响应的快速性等方面都有了很大提高。 本文分析了直接测频法和周期测频法的测量原理，说明了这两种测频方法产生±1 个计数误差的原因。多周期同步测频法由于实现了测频的闸门信号与被测脉冲信号的同步，消除了被测信号的±1个计数误差。文中对多周期同步测频原理进行了深入分析，并通过计算这三种测频方法的测量误差，说明了这三种测频方法的优缺点和适用的测频场合。由于多周期同步测频法的测量精度和被测信号的频率无关，是一种等精度测量方法，适用于宽范围的频率测量，所以本文采用多周期同步测频法来进行频率计的设计，给出了设计总体方案。最终设计了一种基于FPG