3时序逻辑电路资料.ppt

计数器是一种用途非常广泛的时序逻辑电路,它不仅可以对时钟脉冲进行计数,还可以用在定时、分频、信号产生等逻辑电路中。 计数器的种类很多,根据它们的不同特点,可以将计数器分成不同的类型。典型的分类方法有如下几种: 1 按计数进制可分为二进制计数器、十进制计数器和N进制计数器。 按照二进制数规律对时钟脉冲进行计数的电路称为二进制计数器。n位二进制计数器的计数长度为2n。 按照十进制数规律对时钟脉冲进行计数的电路称为十进制计数器。十进制计数器的计数长度为10。 按照N进制数规律对时钟脉冲进行计数的电路称为N进制计数器。N进制计数器的计数长度为N。 2 按计数过程中的增减规律可以分为加法计数器、减法计数器和可逆计数器。按照递增规律对时钟脉冲进行计数的电路,称为加法计数器；按照递减规律对时钟脉冲进行计数的电路,称为减法计数器。 1.74163MSI计数器模块 74163是中规模集成四位同步二进制加法计数器,计数范围是0~15。它具有同步置数、同步清零、保持和二进制加法计数等逻辑功能。 2. 74160计数器模块 74160是中规模集成8421BCD码同步十进制加法计数器,计数范围是0~9。它具有同步置数、异步清零、保持和十进制加法计数等逻辑功能。74160的国标符号和惯用模块符号分别如图（a）和（b）所示。 3. 74191计数器模块 74191是中规模集成四位单时钟同步二进制加/减可逆计数器,计数范围是0~15。它具有异步置数、保持、二进制加法计数和二进制减法计数等逻辑功能。图（a）和（b）分别是它的国标符号和惯用模块符号。 4. 74192计数器模块 74LS192是同步十进制可逆计数器，它具有双时钟输入，并具有清除和置数等功能，其引脚排列及逻辑符号如下所示： 4. 74192计数器模块 74LS192是同步十进制可逆计数器，它具有双时钟输入，并具有清除和置数等功能，其引脚排列及逻辑符号如下所示： 利用MSI计数器模块的清零端和置数端,结合MSI计数器模块的串接,可以构成任意进制的计数器。 假设已有N进制的计数器模块,要构造M进制的计数器,当N M时,只用一个MSI计数器模块即可;当N M时,必须要用多个MSI计数器模块进行串接。下面分别来讨论这两种情况。 1 已有计数器的模N大于要构造计数器的模M 当已有计数器的模N大于要构造计数器的模M时,要设法让计数器绕过其中的N-M 个状态,提前完成计数循环,实现的方法有清零法和置数法。清零法是在计数器尚未完成计数循环之前,使其清零端有效,让计数器提前回到全0状态。 置数法是在计数器计数到某个状态时,给它置入一个新的状态,从而绕过若干个状态。 计数器模块的清零和置数功能有同步和异步两种不同的方式,相应的转换电路也有所不同。 要让计数器绕过SM状态而从SM-1 状态转到另一个状态时,如果是同步清零或同步置数方式,就要在SM-1 状态时使计数器的同步清零端或同步置数端有效,这样，在下一个计数脉冲到来时,计数器转为全0状态或预置的状态而非SM状态; 如果是异步清零或异步置数方式,则要在SM状态时才使计数器的异步清零端或异步置数端有效,此时，计数器立即被清零或置数,SM状态只会维持很短的时间,不是一个稳定的计数状态。 【例1】 用74163构造十五进制加法计数器。 解:74163是具有同步清零和同步置数功能的四位二进制加法计数器,它的计数循环中包含16个状态,因此又称十六进制计数器。用74163构造十五进制加法计数器就是要提前一个状态结束计数循环,使状态1110的下一个状态改为0000而非原来的1111,如图 所示。 由于74163同时具有清零和置数功能,因此既可以采用清零法也可以采用置数法。 如果采用清零法,当状态为1110时,要使74163的同步清零输入端CLR变为低电平,当下一个脉冲到来时,计数器被清零,回到0000状态。此时，清零输入端CLR变回高电平,计数器又回到计数工作模式重新开始计数。用清零法将74163构造成十五进制加法计数器的电路连接图如图（a）所示。 如果采用置数法,当状态为1110时,要使74163的同步置数输入端LD变为低电平,并行数据输入端D0、D1、D2、D3都接0,当下一个脉冲到来时,计数器被置为0000状态。此时，置数输入端LD变回高电平,计数器又回到计数工作模式重新开始计数。用置数法将74163构造成十五进制加法计数器的电路连接图如图（b）所示。 【例2】 用74160构造八进制加法计数器。 解:74160是具有异步清零和同步置数功能的十进制加法计数器,它的计数循环中包含10个状态。因此,用74160构造八进制加法计数器时,要使它提前两个状态结束计数循环,使状态0111的下一个状态改为0000而非原来的1000,如图5―37所示。 如果采用清零法,由于74160